6
USB 2.0 Specification)
由于信号引脚的特征输出阻抗实际上比正确匹配负载所需的总体阻抗小很多，所以必须在这些引脚上串接电阻。许多收发器供应商建议串接电阻阻抗为33Ω。而实际上，上拉电阻阻值只要能保证传输线一侧测出的总阻抗在28-44Ω范围内就可以(参见图3)。
Figure 3
串联端接电阻的不同是由于设备输出驱动电路阻抗特征曲线的差异，这是收发器供应商所选择的工艺和设计技术不同而引起的。例如，USB1T11A的外部串接电阻应为24Ω，才能使其等效输出阻抗处于该变化范围内，而USB1T1102则需要33Ω。特征曲线保持在图1和图2所示的灰色区域内，就可保证接收端收发器所要求的VIH电平得以满足，并获得清晰的眼图 (eye diagram)。图4所示为正确的眼图示例。
Figure 4
在了解正确端接与传输线相对的信号线方法后，还需要知道如何根据收发器在其
系统位置作出适当配置。首先，必须确定设备对于主机是处于上行还是下行位置。简言之，主机侧的收发器为下行位设备，而外设侧则为上行位设备。最简单的判断方法是看看收发器是向相对于主机哪个方向传送数
据。如果收发器在主机侧，它会将数据向下带离主机，如果收发器在外设侧，它就会向上将数据送回主机。如果收发器在主机侧，必须在D+、D- 引脚串接15kΩ ± 5% 的下拉电阻，这要求同时适用于低速、全速和高速传输。如果无集线器或外设接入，这些下拉电阻会将D+ 和D- 引脚的电平拉低。如果D+ 和 D- 的电平都低于VOL (max)，控制ASIC 芯片监测的主机侧收发器将发出SE0状态信号，通知主机无外设接入，因此不能进行数据传输。
在上行位的收发器有两种不同配置，一个用于低速传输，一个用于全速或高速传输。当配置全速数据传输时，1.5kΩ ± 5%的上拉电阻会在D+ 线和3.3V之间进行连接。如果收发器有提供3.3V上拉电压，最好使用这个电压。例如，USB1T1102、USB1T1104 和USB1T1105都有内部调压器，在正常模式下工作时给VPU引脚提供3.3V电压。一些供应商如飞兆半导体还提供这些部件的"R"型款，包括在收发器内带有1.5kΩ的上拉电阻，免除了外接电阻的需要 (本文稍后将详细介绍正常模式的配置)。假如使用USB电缆将外设连接到主机上，主机侧控制器会检测到有外设接入，这是由1.5kΩ上拉电阻实现的，它将抵消主机侧的15kΩ下拉电阻作用，发出一个"Differential 1"状态信号。该状态信号会告知主机准备进行全速或高速传输。"Differential 1" 状态定义为当D+ 高于VOH (min)，而D-小于VOL (max)。
当进行低速数据传输配置时，外设需要设定为发出"Differential 0" 状态信号。在此情况下，"Differential 0" 状态定义为当D+ 小于VOL (max)，D- 大于VOH (min)。这是通过在D- 线和3.3V之间接上1.5kΩ ± 5% 上拉电阻来实现的。同样地，许多收发器也因此提供上拉电压。使用此配置时，外设一旦连接到主机上，1.5kΩ上拉电阻便会抵消15kΩ下拉电阻的反偏作用，然后发出"Differential 0"的信号，告知主机预备进行低速传输。图5所示为这些概念的图示说明。
Figure 5 Typical Example of a USB Physical Layer using two USB1T1102 Transceivers 除了通过端接D+ 和 D- 数据线来发送所需采用的数据传输速度信号外，系统工程师必须根据系统的供电情况正确配置
物理层。物理层一般有三种供电配置方式：主端口供电、总线供电和独立供电。图6所示为主端口供电方式配置，特点是主机和集线器使用相同的电源。
Figure 6 Root Port Hub 图7所示为独立供电配置。其中，主机和集线器各自采用独立的电源。
Figure 7 Self Powered Hub 最后是总线供电配置，集线器由VBUS供电。
Figure 8 Bus Powered Hub 在这三个图中，外设侧的USB收发器需要通过VBUS或外设电源供电。通常，设计人员在面对讲究功耗的超便携设备时，会选择第一种方式供电，并利用VBUS供电以延长设备的电池寿命。由于物理层存在多种供电配置方式，而来自不同渠道的各式电源的电压水平通常有异，收发器必须能够适应所选择的供电方式。USB 2.0规格要求D+、D- 线上的信号电压在0 到 3.3V之间，但主机提供的VCC及其后的VBUS都是5V。基于这个原因，较新的USB收发器都具有内置调压器，将5V VBUS转换成3.3V供应数据传输使用。上行和下行数