信号，特别是在关断过程中形成一个在时间上适当的提前量。这个在时间上的提前量可以用内部振荡器的周期TI 的个数、以离散的数字设定。
在使用两个同步整流器件、它们由两个互补的控制信号驱动的情况下，整个系统由以下部件组成：一个内部振荡器、有限状态机、两对加数/减数（UP/DOWN）计数器以及两个控制输出逻辑电路（图4）。这个系统有一个输入，两个输出：输出是推动转换器副边两只MOSFET晶体管的驱动信号；输入是时钟信号（CK）。另外两个参数是用於设定两个输出信号OUT
1 和OUT
2的时间提前量。
图 4. 系统的总体结构
四、系统的工作原理
有限状态机是整个系统的中枢，它产生OUT1和OUT２两个信号，这两个信号在导通和关断之间完全不存在重叠。有限状态机与内部的振荡器时钟信号（CK1）的上升沿是同步的，内部时钟频率f1高於电源转换器的开关频率fS：f1>fS。开关频率为fS（周期为TS）的方波信号加在“时钟信号输入端”。时间提前量是在外面用相应的输入来设定。两只计数器所做的工作是不同的。减数（DOWN）计数器是用於形成输出信号由高电平转变为低电平的时间提前量；加数（UP）计数器是用於不断地得到有关OUT2的开关周期的长短，或者OUT1的处於高电平的时间TON的长短。用这个方法，在一个开关周期内，提前将输出关断的时间是根据在前一周期存放的数据来确定的。测量开关周期和时间TON是逐周地连续进行的。与OUT2有关的两个计数器的位数是根据电源转换器的最低和最高开关频率来确定的。与OUT1有关的两个计数器的位数是根据TON的最小值和最大值来确定的。
在稳态时（这时开关频率是固定的，占空比也是固定的），与OUT2有关那部份系统在两个周期时间内的运作过程如下（图5）。
第一个开关周期：
在时钟输入信号的上升沿， 两个加数/减数（UP/DOWN）计数器中的第一个计数器工作在计数增加状态，开始对内部时钟（CKI）的脉冲进行计数。在时钟输入信号的下一个上升沿（第一个周期TS结束时），计数器停止计数。计算到的脉冲数为n2，它代表开关周期的时间长短。这个数据存放在起来，以便在下一个开关周期使用。
图 5. OUT2 的时间提前量的产生
第二个开关周期：
在CK输入的上升沿，第一个计数器工作在减数状态，对内部时钟脉冲进行减数计数，计算到脉冲数为n2-x2时，停止计数。在此时，OUT2 由高电平转变为低电平。第二个计数器则计算内部时钟新的脉冲数，将开关周期TS更新。
OUT2由高平转变为低电平的提前量的数值为x2．TI ，是由时间提前量Anticipation2 这个输入来确定。在每个周期，计数器的功能，是进行加数计数还是做减数计数，是相对於前一个周期而互相交换的。
至於系统中与OUT1有关的部份，另外两个加数/减数（UP/DOWN）计数器计算时间TON的长短，以便形成时间提前量，把输出OUT1由高电平转变为低电平（图6）:
第一个开关周期：
在时钟的上升沿出现时，第一个计数器开始计数，在下降沿出现时停止计数。计算到的脉冲数是n1 ，这个数字代表时间TON。
第二个开关周期：
第一个计数器工作在减数计数状态，在n1-x1时停止计数。它产生把OUT1由高电平转变为低电平的提前量，它等於x1．TI。这个时间提前量是由输入Anticipation1来设定。第二个计数器是工作在加数计数状态，它计算在当前周期内上升沿与下降沿之间内部时钟的脉冲个数。
图 6. OUT1的时间提前量的产生
五、在正激式和回扫式转换器中的应用
控制同步整流器关断的这个方法已经用在新的STSRx系列半导体器件上[1]。在这个系列中，STSR2是专门针对正激式转换器设计的，而STSR3是为回扫式转换器而设计的。
如图7所示，为了实现上面所讲的方法，除了高频振荡器和控制逻辑电路之外，其它的电路还有：峰值检测器，禁止比较器以及两个输出驱动器（在STSR2中）或者一个输出驱动器（在STSR3中）。
图 7. STSR2的原理图
(a)
(b)
图 8. STSR2 (a) and STSR3 (b)
应用的典型实例
图8 （a和b）是 STSR2和STSR3两种电路在正激式转换器和回扫式转换器中的典型应用。PWM控制器是放在原边，而STSR2或者STSR3是放在副边，利用续流MOSFET两端的电压经过分压後作为开关的转换信息（即作为时钟输入信号）。一个线性稳压器，加上几个无源元件，为集成电路提供电源电压。
峰值检测器：
如图9所示，当工作在不连续模式时，续流MOSFET两端的电压信号不是方波。在检测原