SAA7111A的输出是采用奇偶场交替输出，即先输出奇场，后输出偶场，以场参考（VREF）信号为标志，因此本设计将奇场采集的图像数据放到双口RAM中的RAM1存储域中，偶场采集的图像数据放到双口RAM中的RAM2存储域中，两者的行地址是一样的，只是列地址有所不同，这样简化了设计。
图3
模拟视频输入及时钟电路
SAA7111A的模拟视频输入及时钟电路如图4所示。通过I2C总线设定地址为02的寄存器中的MODE2, MODEI, MODEO三个控制位的值，选择特定的工作模式。本系统工作在第一类工作模式的第 一种，即从SAA7111A的四个模拟视频输入端中选择AI11作为视频输入接口，输出亮度和色度。信号在视频输入端需要连接22nF的电容和阻值分别为27和47欧姆的两个电阻。
图4
SAA7111A的时钟可以分为来自外部的时钟和来自内部的时钟。本系统采用的是外部时钟输入，在XTAL引脚和XTALI引脚间接入了一个频率为24.576MHz的是石英晶体振荡器，用于产生系统所需要的工作时钟。再由外部时钟驱动产生行锁定时钟LLC (27MHz ), LLC2 (13.5MHz)和时钟参考信号CREF (13.5MHz，相对LLC2有一定的延时)。时钟的产生还受到片选信号CE的影响，只有当CE为高电平才有效，低电平时SAA7111A被复位，该引脚不产生周期信号。另外，为了使系统工作稳定，将数字地与模拟地分开，中间用电感连接。为了降低电源的纹波干扰，在每个电源引脚的输入端都加了100pF的滤波电容，并将模拟电源和数字电源分别供电。
解码接口控制及数据存储
SAA7111A解码输出的数据必须在FPGA的控制下按照指定的方式存储到双口RAM中，其基本的接口电路如图5所示。
图5
其中FLEX 10KA为Alera公司的FPGA,IDT10V28为双口RAM, SAA7111A开始工作后，将输出的场同步信号VREF、行同步信号HREF、奇偶场信号RTS0、像素时钟信号LLC2均送往FPGA,FPGA根据这些信号产生数据存储所需要的片选信号和、读/写控制信号以及存储地址，将采集得到图像数据存储到双口RAM中指定的存储单元，供DSP处理。
SAA7111A的工作方式的配置
SAA7111A工作方式的设置要通过其内置的I2C总线实现。SAA7111A是基于PC机作为平台的EVIP，其所有的可编程功能是通过I2C总线对内部的32个寄存器相位的控制位置设置相应数值来完成的。DSP除了双向的数据口外，没有通用的双向I/O、，不能直接与I2C总线接口。但DSP有两个多通道缓冲串行接口MCBSP, 每个MCBSP的接口信号包括：接收数据DR、发送数据DX、发送时钟CLKX，接收时钟CLKR、接收帧同步FSR、发送帧同步FSX和外部输入时钟CLKS。其中发送时钟CLKX，接收时钟CLKR、接收帧同步FSR、发送帧同步FSX为双向引脚，因此可以通过设置控制寄存器SPCR1、SPCR2和MCBSP引脚控制寄存器PCR的相应位，把它们配置成通用IO口，通过MCBSP（多通道缓存串口）来模拟I2C总线，对SAA7111A进行配置。
结语
SAA7111A将模数转换、自动钳位、自动增益控制、时钟产生、多制式解码等许多复杂的功能集成到一块芯片之内，使得结构简单，便于调试，可靠性也得到了极大提高，从而为实时图像采集系统提供了极大的方便。随着计算机和多媒体处理技术的不断提高，其在视频图像采集系统中的作用将越来越大。