许多系统都使用 FPGA、ASIC 或 DSP 芯片，这些芯片通常需要多种电压线路，一般都是两种电压线路：芯核电压线路和 I/O 电压线路。芯核电压一般低于 I/O 电压。确定两种以
上电压线路上电方法指导原则，视你所用的器件和制造厂家而定。图 1 所示的第一种实现方法，显示如何实现比例排序，亦即两个电源输出线路同时起动，并且同时达到最终的稳定输出电压。这种实现方法使用接地的电阻器 R
15，红色的路径和元件是被删除的。你只要把多个变换器堆叠起来，共享一个软启动电容器，就可以实现比例上电功能。这种连接方法保证在上电时两个控制器同时激升输出电压。IC
1和 IC
2两个控制器共用一个软起动电容器 C
14。本例中使用了两个内带同步整流 FET 的降压变换器。IC
1可利用一个5V输入电压产生3.3V I/O电压，降压变换器 IC
2 产生1.5V输出电压。
两个控制器 IC 的软启动引脚有两个作用。你可以在需要时将其用来启动控制
电路，实现方式是在 SS 脚上接一个集电极开路或漏极开路的门电路。当晶体管或 FET 导通时，就将 SS 脚拉到地电平，迫使两个控制器处于关断状态。当释放 SS 脚时，两个
控制器 IC利用其内部的 5mA 电流源开始给 C
14充电。总计有 10mA 电流流入 C
14。一旦 C14达到 1.2V 的阈值电压，两个控制器就开始工作。你可以根据电容值很方便地计算出延迟时间：延迟时间为 C
14(1.2V/10mA)。当输出激活时，在外部软启动速率得到控制以前，内部软启动斜坡可能会出现一个短暂的上升。然后输出电压就以与软启动电容成正比的速率上升。你可以通过 C
14 对软启动时间进行编程。下一个公式是软启动时间的计算公式。实际的软启动时间很可能小于计算出的近似值，这是因为内部速率有短暂上升的缘故。软启动时间为C
14(0.7V/10 mA)。如果你将 IC
1调到3.3V电压，将IC2调到1.5V ，则IC
1和IC
2同时达到最终的电压电平。图 2 示出了比例排序的测量结果。
图 1，本电路提供比例的（删除红色路径和元件）或同步的上电排序。
图2，本图示出比例的实现方法的测量结果。 在同步排序情况下，IC
2起主控制器的作用。你可以通过R
14和R
12对IC2的输出电压按1.5V电压进行编程，通过R
8和R
3对从属控制器IC
1的输出电压按1.5V电压进行编程。和比例排序的情况一样，两个电压同时从相同的斜坡开始，并同时达到最终电压值。一旦两个电压线路都达到1.5V，你必须将IC1的输出电压提高到 3.3V，即最终值。要做到这一点，Q
1就要使 R
6与R
3并联。下面三个公式用来计算R
6的阻值。已知参数为：V
OUTCORE=1.5V，R
8=27.4 kΩ，VREF=0.891V（IC
1的内部带隙基准电压），R
3=40.2 kΩ。你可以通过 R
8和R
X对V
OUTI/O进行编程。R
X是R
3和 R
6并联后的阻值。
R
X的阻值必须为10.22kΩ才能使V
OUTI/O=3.3V。
在本例中，R
6的阻值应为13.7 kΩ。将5V 加在输入电压线上即可马上激活两个控制器，使它们同时启动。一旦主控制器IC
2达到等于或大于90%初始值的输出电压电平，IC 释放具有良好功耗的漏极开路比较器输出引脚。由于电阻器R4的上拉作用，这个释放动作使该引脚电压立即上升达到输出电压电平。由R
5和 C
11 组成的低通滤波器构成一个延迟电路，驱动 MOSFET 晶体管Q
1的栅极。这一延时电路决定Q
1何时导通。Q
1的阈值电压V
GSTH为1.6V 。一旦栅极电压达到或超过阈值电压VGSTH，Q
1就开始导通，从而使R
6与R
3并联。IC
1 的输出电压因电阻比例的改变而上升到最终的 I/O 电压值3.3V。本设计使用的 MOSFET ，其导通电阻大约为 10Ω。这一数值听起来很大，但由于采用大电阻电阻分压器，这一数值并不会影响性能。图 3 示出了上电期间所述实现方法的同时排序结果。
图3，这些曲线显然与图 2 的不同，它们表示的是同步排序的结果。 值得注意的是，在这一实现方法中，两个变换器运行在相同的开关频率上。IC
2 是主控制器，按700kHz开关频率编程。IC
1的初始开关频率较低，约为630 kHz，比 IC
2的开关频率低10%。IC
2一旦开始工作，就通过同步引脚使 IC
1同步。二极管 D1限制同步引脚的负电压脉冲。在两种输出电压端之间连接一个精选的肖特基二极管，可以确保即使在省电期间，出于安全原因，两个电压端都有一个 400 ～ 600 mV电压差。阴极连接 I/O 电压端，阳极连接芯核电压端。