Tensilica, Inc.日前宣布，它获得了目前嵌入式微处理器基准协会（EEMBC）的网络2.0基准测试套件中任何处理器从未得过的最高得分。Tensilica的Xtensa LX 处理器是第一个完成复杂的全套基准测试的可授权的处理器内核。
基于仿真的EEMBC基准测试分数显示，以每兆赫兹为基础。迄今为止还有两款处理器经过了测试验证--1GHz PowerPC 750GX 和1.4 GHz PowerPC MPC7447A，这两款处理器都是标准芯片。而一个优化的Xtensa LX处理器内核运行的性能远远高于以上两款芯片， 而且还实现了代码密度方面4倍的优势以及在掩膜面积及功耗方面上100倍的优势。
EEMBC 成绩：
规格化(每兆赫兹)的EEMBC TCPmark测试分数为：
" 1.62434 -优化的Xtensa LX处理器
" 0.4671 - PowerPC 760GX 处理器
" 0.5856 - PowerPC MCP7447A处理器
" 0.33762 -缺省配置（out-o
f-box）的Xtensa LX 处理器
规格化(每兆赫兹)的EEMBC IPmark测试分数为
" 0.82138 -优化的Xtensa LX处理器
" 0.2861 - PowerPC 760GX 处理器
" 0.1818 -缺省配置（out-of-box）的Xtensa LX 处理器
" 0.1751 - PowerPC MCP7447A处理器
（针对Xtensa LX这样的可授权及可综合的处理器内核，EEMBC的分数基于"每兆赫兹"，为了便于比较， PowerPC的成绩也被转换为基于"每兆赫兹"。）
根据网络2.0基准测试，EEMBC针对现实中网络在大量不同用户和不同的通信量类型情况下的性能进行仿真。TCPmark代表了在因特网有效时客户端设备的处理器性能。IPmark则代表网络路由器、网关和交换机的处理器性能。
在网络2.0基准测试套件里，所有12项基准测试程序核心的全部代码大小，即目标代码总共的字节数（bytes）为：
" 65，208 bytes -优化的Xtensa LX处理器
" 67，256 bytes -缺省配置（out-of-box）的Xtensa LX 处理器
" 255,764 bytes - PowerPC 760GX 处理器
" 280,984 bytes - PowerPC MCP7447A 处理器
Tensilica 如何再创佳绩
Tensilica利用Xtensa LX处理器架构两个最新的特性创出佳绩。
首先，Tensilica 充分使用自定义的FLIX （长度灵活的指令扩展）指令，它包括七种不同的64位指令字格式以及高达8个并行操作指令槽。FLIX提供VLIW风格的并行执行功能却没有VLIW处理器必然会发生的"代码膨胀"现象。实际上，与缺省配置（out-of-box）的Xtensa LX 处理器核心相比，优化的Xtensa LX处理器核心能够取得从4倍到5倍的显著的加速，而同时全部代码大小几乎降低了2%。
第二，Tensilica有选择的运用用户自定义的TIE (Tensilica指令扩展)队列来极大的加速IP包的校验功能。通过使用TIE队列，SoC设计者可以不使用标准处理器总线，而直接将数据输入到一个Xtensa LX处理器的执行单元，几乎以同样的方式，在一个SoC设计里将存在一个专门的硬件加速模块。传统的处理器的最大数据传输能力局限于每个时钟周期32或64比特数据读写，但带有TIE队列的Xtensa处理器可以在每个队列端口上维持一定的每时钟周期传送数据率，用户最大可定义的数据传输带宽为每周期1024比特。通过这种方式，Tensilica Xtensa LX处理器成为唯一的一款可以让设计者避免传统处理器总线瓶颈的处理器。利用Tensilica的这个专利技术，TIE队列接口和自定义的包头监测指令，连同完全验证过的RTL代码和软件工具以及模型，可以在几小时内被加入合成到处理器中。
关于EEMBC
EEMBC（嵌入式微处理器基准测试协会）：开发现实世界的基准测试以及验证相应的基准测试得分，帮助设计师选择其系统适用的嵌入式处理器。提交EEMBC进行基准测试的所有处理器都需要进行代表不同载荷和能力的参数的多项测试，如：通信、网络、消费、办公自动化、汽车/工业、嵌入式Java和微控制器相关的应用。EEMBC的成员包括领先的半导体、IP供应商和编译器公司，EEMBC建立了基准测试标准，并通过EEMBC验证实验室（ECL）提供通过了验证的基准测试结果。