ＥＥＰＲＯＭ里面可以存放４种波形，每一种波形的数据是６４ｋＢ。波形的选择可通过给Ａ１７和Ａ１８赋初值来实现。
（２）对ＲＡＭ的寻址方式
ＲＡＭ共有１ＭＢ的容量，因此，可寻址２０位的地址。对于ＲＡＭ里面的波形，只需要控制样点频率和发送波形的结束时刻即可。
结束时刻的实现主要是将结束时刻值存放到寄存器中，然后把计数器的输出和寄存器的值进行比较，若两者相等就给计数器发送复位信号以停止计数，以结束发送波形。
这里的计数器是加１计数，因而可通过改变分频器的值来改变计数器的时钟，从而引起读取样点频率的改变。
点击看
原图
４ 电路仿真
通过上述结构设计可得到顶层电路结构。整个电路设计可采用Ｖｅｒｉｌｏｇ语言和原理图输入相结合的方法来设计。图３和图４分别给出了对ＲＡＭ和ＥＥＰＲＯＭ进行寻址的仿真结果。５ 结论
ＤＤＦＳ是现今一种重要的频率合成手段，高速集成电路的发展进一步改善了ＤＤＦＳ的性能，它与传统技术相结合组成的各种混合设计方案将频率源的性能提高到了一个新的水平，因此，未来的ＤＤＦＳ不仅可应用于需要使用信号源的传统领域，而且也必将开拓出许多新的应用领域。