TMS320C55x结构概述
'C55x结构主要由下列各部分组成：
图2 指令缓冲单元（1单元）框图
一个32×16－bit 指令缓冲队列：缓冲可变长度指令和实现块重复操作。
两个17－bit×17－bit MAC：在单周期内实现双MAC操作。
一个40－bit ALU：执行高精度算术和逻辑运算。
一个40－bit 桶形移位寄存器：可以把40－bit结果左移31 位或右移32位。
一个16－bit ALU：和主ALU并行执行简单算术运算。
图3 程序流单元（P单元）框图
四个40－bit 累加器：保持计算结果和减少所需存储器数量。
十二条独立总线：并行地对不同操作单元同时提供处理指令和操作数。
图4 地址数据流单元（A单元框图）
指令缓冲单元功能
它对应用程序的指令进行缓存和解码，包含了解释'C55x可变长度指令的解码逻辑。指令缓存单元使各种计算单元的任务流量维持一个常数, 以便增加DSP的效率。(见图2)
程序流单元功能
当程序执行时，这个单元用来保存执行点的轨迹。此单元包括使循环有效的硬件以及用于预测转移、条件执行、流水线保护的专用硬件。当程序的控制发生变化时，例如转移和调用子程序时，这个硬件能使处理器所需周期数减少，从而可提高处理效率。（见图3）