摘要：用Innovative Integration（简称II）的UWB高速数据采集卡和带有4个TI 6416 DSP 芯片以及2个Xilinx Virtex II PRO FPGA的QUADIA板构造数字无线接收机系统方案。
采用II 公司产品的高性能数字无线接收机（DRR）系统是对带有可编程设计加高性能数字信号处理硬件的多通道，软件无线(SDR)应用的一个强有力的解决方案（图 1）。一个集成了Xilinx Virtex II PRO FPGA的高动态范围的前端数字变换器能够实现系统的平滑升级，实现软件无线。
软件无线可以定制用于多种应用，可以通过使用带有Xilinx 系统生成器的Matlab Simulink环境下的软件无线的参考设计来优化（图2）。在系统生成器中，数据位是真实的、周期是真实的，反映是真实系统的性能。系统的特性能够通过改变图中的参数非常容易地修改，并在实时仿真中证实。4个德州仪器公司的 1 GHz TMS320C6416 DSP提供了强大的计算能力，可以非常容易地实现许多高级操作，例如：信号编码、解码和压缩。
在数字无线
接收机系统中，由一个串联积分梳状滤波器（CIC）、一个补偿滤波器（CFIR）和一个可编程滤波器（PFIR）组成的数字下变换器抽取射频的中频信号，提供信号补偿和整形。串联积分梳状滤波器对于在数字系统中实现大量采样速率的改变非常重要。串联积分梳状滤波器的结构中没有乘法器，都是由加法器，减法器和寄存器组成，非常利于硬件实现。补偿滤波器用于平滑通带频率响应。低通可编程滤波器用于降低CIC的纹波幅度。
图3中是用Matlab Simulink的SDR做的用于全部SDR信号处理和信道滤波功能的DDC。输入信号由一个混合器和一个直接数字合成器调协的目标频率，接下来是 CIC、CFIR和PFIR。从框图中可以看到，SDR可以在Matlab中完全仿真，然后，由Xilinx System Generator工具生成可以在FPGA上运行的信号处理逻辑。全部系统设计到下载到硬件运行只用几个小时，大大提高了产品开发的效率。
使用Matlab滤波器设计和分析工具以及Innovative Integration公司提供的脚本文件，可以非常容易地依照指令设计你自己的滤波器并优化它。
图4中是一个GSM系统的例子。滤波器说明：FS/2 = 325000kHz, Fpass = 490kHz, Fstop1 =541.666kHz, Fstop2 = 1350kHz。输入信号的频率是130MHz，取样因子是120。图4（b）显示的是0~65MHz理论系统响应。在图5（a）和（b）中，带通纹波在 0.8dB，在544kHz时，幅度在-40dB以下；在1350kHz以后，幅度在-90dB以下。通道滤波器设计经过仿真验证，而且经过仿真循环中的仿真证实。以便DDC设计能够匹配理论期望的响应。
在图6(a)中，一个100kHz的正弦波正在通过一个如图3显示的DDC模型，频率的峰值响应点可以准确定位并且一个陡坡发生在490kHz的地方。在图6(b)和(c)中，显示的是使用系统生成器库仿真全部频率响应。仿真结果非常接近图4中理论滤波器的设计结果。从低通滤波开始有2.5dB的通带衰减,并且在使用有限阶的FIR滤波器时噪声水平控制在-90dB以下。我们可以通过提高滤波器的阶数来获得更好的带通效果、更陡峭的过渡过程和更高的信噪比。
II DRR系统由1块Quadia DSP 板和2块UWB PMC 输入输出模块组成。它可以实现4路同时数字下变换（DDC）。用于DRR的高速前端数字信号处理由Quadia板子上的Xilinx VP40 FPGA和UWB模块完成。图7所示的是Quadia板子和UWB模块。Quadia有4块用于基带处理的Texas Instruments 1 GHz TMS320C6416 DSP。
图8是从一个UWB捕获的输入输出数据图。输入正弦波的频率是32.50MHz，这个频率可以从 32.51MHz~32.60MHz调节。输出通道可以被调节到非常精确的频率上，噪声水平在-90dB以下，图6（a）中是证实过的频率响应。DRR系统在完全ATP测试和理论设计及硬件实施上被证实是可靠的。
客户的应用可以使用FPGA的40％的容量和4个DSP。II可以提供包括Matlab板支持包在内的所有的开发包。
II DRR系统软件支持系统的完全配置和从Quadia DSP上目标处理器获取数据。这个例子支持使用一对DSP，也支持使用全部配置4个DSP和2个UWB模块。逻辑可以下载到系统支持的所有设备。
主机端和目标DSP端的C＋＋开发库用于管理硬件和数