图 9.15 所示的环路增益图证明我们的输出引脚
补偿方法可以产生稳定的电路。在 fcl2 位置时相位裕度为 40度，相位在环路增益带宽范围内不会过多低于 45 度。如果需要，我们可以细微调节输出引脚补偿值，以便在 fcl2 获得更高的相位裕度。
图9.15：环路增益：输出引脚补偿
图9.16中的电路采用瞬态稳定性测试来检查采用了输出引脚补偿的最终电路。
图9.16：瞬态稳定性测试：输出引脚补偿
图 9.17 所示的瞬态稳定性测试结果证明了我们的环路增益检查，即输出引脚补偿可以产生稳定的电路。一个较低的过冲以及无过度振铃的一个下冲看起来接近典型的、45 度相位裕度补偿电路。
图9.17：瞬态稳定性图：输出引脚补偿
图 9.18 所示的 TINA Spice 电路使我们能够检查最终的 VREF/VIN 闭环 AC 响应是否符合在图 9.13 中的预测。
图 9.18：VREF/VIN AC 电路：输出引脚补偿
根据图 9.13，我们估计 fcl2 约为 5kHz，因此预计对于 VREF/VIN 而言在该点会出现陡然降低。在图 9.19 中，我们可以看出闭环 AC 响应符合预测结果。在 AC 闭环响应中存在轻微峰化现象，不过其对于本应用不会造成影响。同样，如果我们希望减少这种峰化现象，就需要再次利用我们的输出引脚补偿把 fcl2 点的相位裕度提高到 40 度以上。
图9.19：VREF/VIN AC响应：输出引脚补偿