1 概述
Σ-Δ调制是目前国际上的A/D转换器设计中很受欢迎的一种技术,与传统的Nyquist频率采样的A/D转换器工作原理有所不同,采用的是过采样和低位量化结合的方法。其中,过采样技术在模/数混合电路中的应用,能够避免传统A/D或D/A转换方法实现中遇到的诸多困难,尤其是在对低频信号要求高分辨率的应用领域,传统转换方法需要较高精度的模拟结构(模拟电阻、电容等),从而使整个A/D转换器的成本很高。Σ-ΔADC能够避免使用高精度模拟电路,将噪声推向高频,具有分辨率高,量化结构简单等优点。由于电磁环境日益恶化,对接收机的动态范围要求越来越高,跳频、扩频等宽带信号的应用又要求使用宽带测量设备,这些都对ADC的分辨率和速度提出了更高的要求。
调制器(Modulator)属于Σ-ΔADC电路中的模拟电路部分,它的结构选择和电路参数设计都极大地影响着整个ADC的信噪比(SNR)等性能指标。在Σ-Δ调制器中,使用了过采样、噪声成形等关键技术。这些技术还使它另外具有一系列固有的优点,如易于与数字信号处理系统单片集成,无须采样保持电路,对输入端抗混迭滤波器要求很低等。下
面先讨论过采样与
MASH噪声成形的主要单元分析,最后针对DAC失真误差,设计并仿真了一种
数字误差校正技术。
2 基本原理与技术
2.1 Σ-ΔADC基本原理及调制器的组成
Σ-ΔADC由两部分组成:调制器和数字抽取滤波器。其中调制器的工作原理是采用远远大于Nyquist频率的时钟对输入模拟信号进行”过采样”,采样频率与Nyquist频率之比定义为过采样率M,是调制器的重要结构参数之一。由于采样频率很高,则无需传统的PCMADC中的保持电路。采样后的信号与前一时刻的采样信号相比较,对其差值做出低位量化,输出低位码流,并根据量化器的输出决定返回+Δ或-Δ反馈信号。调制器的基本结构如图1所示,主要由采样环节、积分器、量化器以及D/A反馈组成,其中fs表示采样时钟频率,K1,K2分别表示输入信号和反馈信号的增益系数。
图1 Σ-Δ调制器基本结构
习惯上,定义调制器中含有的积分器个数为调制器的阶数L,量化器的个数为级数。对调制器的线性模型做离散域的z变换分析,并将量化误差模型化为噪声信号,可以推导出输出信号Y对输入信号X与量化误差E的传递函数,在有效信号频率内,输入信号保持不变而噪声信号被差分衰减,即
Y(z)=z-LX(z)+(1-z-1)LE(z) (1)
通常,对调制器性能评测的重要参数之一是信噪比SNR,即信号功率与噪声功率之比
(2)
这里ps为有效信号的功率,对正弦信号来说,ps=
,A为幅度;pq是信号频带内总的量化噪声功率,由E(z)的传递函数在有效信号频带内积分得到
(3)
从上式可以看出,分别提高M或L都能带来SNR的提高。但当信号频率达到几十MHz以上的高频范围后,M的提高势必会受到现有工艺,以及功耗等制约。目前,更多的研究改善SNR的方法是针对L的提高。
从调制器内在稳定性考虑,针对高阶调制器(L≥3),又有两种结构上的取向,即单级single-loop结构和多级级联的MASH结构。
2.2 过采样及MASH(多级噪声成形)技术
本文中使用记号fN来表示Nyquist调制器工作时的采样率,而它与基带信号最高频率fB的关系工程上一般为fN≈2.2fB～2.5fB。所谓过采样,就是指采样速度fs远大于fN。这里称M=fs/fN为“过采样比”。在Σ-ΔADC的设计中,M远大于1,且取为2的整数次幂(如32、64等)。过采样带来的好处为压缩基带内量化噪声,降低对输入端模拟滤波器的要求等。
但是,光凭过采样来压缩基带内噪声是低效率的,提高4倍采样率才相当于提高1bit分辨率。为了更有效地衰减基带内量化噪声,应在过采样条件下进一步加入噪声成形(noise shaping)技术。最基本的一阶噪声成形器即所谓的一阶Σ-Δ调制器,其原理此处不再讨论。这里只指出,它可被转化为如图2所示的离散时间等效模型。
图2 一阶Σ-Δ调制器离散时间等效模型
图2中的积分器用I(z)=(1-z-1)-1等效描述,而1bit ADC被加性噪声源q(n)替代。嵌在反馈环路中的1bit DAC被一个单位时延z-1取代,以避免在离散时间模型中出现无时延反馈环。q(n)是与输入信号无关的白噪声,用它能够方便地描述Σ-Δ调制器在大量信号作用下的平均行为,分析可得其输入、输出关系式为
Y(z)=X(z)+(1-z-1)Q(z) (4)
由上式可知,在信号频谱X(z)未变的同时,白噪声Q(z)被(1-z-1)加权而成为“高通”形状。此现象正是所谓“噪声成形”。加权函数(1-e-j2πfT)的零点f=0使得基带内噪声被大大压缩;而在带外的高频端,噪声却略有上升。