1．引言
电视图像跟踪器是一种具有简单智能的图像跟踪装置，它能在比较复杂的背景中，按照标准的电视制式，逐场提取与分离视场内的运动目标，提取目标亮度与结构特征，测定目标中心对转台视轴的方位与俯仰角误差。该跟踪角误差信息经变换后送到转台的伺服系统，驱动转台运动以保证被跟踪的目标始终处于成像传感器的视场中心，实现对目标的自动跟踪。
由于需要逐场（20ms）处理视场中的数据，因此处理的数据量大、算法复杂度高,传统的处理器一般不能满足速度要求，本系统选择美国TI公司TMS320C5416信号处理器为核心，实现了实时采集视场中的图像数据并完成相应的图像处理算法运算的任务。TMS320C5416主频可达160MHz，片内总存储空间为128M×16bit，是一款高性能低功耗通用数字信号处理芯片。该系统能处理50场/秒的，图像分辨率可调的标准电视图像信号。
2．系统硬件框图
图1 系统硬件整体结构框图
如图1所示系统采用双DSP＋CPLD构架，系统有两路输入，一路接数字视频信号输入，另外一路从摄像机输入PAL制式的视频信号。双DSP中一个为主DSP，负责处
理跟踪算法以及与上位机通信，另外一个从DSP负责实时产生模拟高斯噪声用以检测各种噪声条件下跟踪算法的效果。两个DSP之间通过一个共享双口RAM或HPI进行通信。在场正程图像数据存储到图像SRAM中， 主DSP在场逆程从图像双口RAM中读取图像数据到DSP内部，场正程开始时主DSP开始进行图像处理算法，在下一场逆程主DSP将处理的结果以及相关数据写入图形显示双口RAM同时开始从SRAM读入下一场数据，DSP处理完成以后在时序电路和视频复合电路配合下将处理结果显示到监视器上，完成实时图像处理任务。
2.1 图像采集模块
图像采集模块的主要功能是获取输入视频信号中的灰度数据和同步时钟，它是后续处理的基准。系统采用同步分离和锁相技术设计，采用分立元件。具体实现是信号从CCD出来后分为两路，一路经同步分离同步分离器LM1881,输出复合同步HS，场同步VS作为后面电路的控制信号，另一路经篏位和直流恢复，然后放大，将图像信号调整到A/D转换器的参考电压范围之内。对行同步信号进行锁相倍频即可得到像素时钟信号，锁相环芯片采用74HC4046。输入视频信号经锁相环锁相输出系统象素时钟提供给A/D变换器使用，得到数字图像数据。
2.2时序电路模块
时序模块主要由一片CPLD（Xilinx公司的95288XL）实现，包括锁相计数、标准视频行场信号生成、DSP的外接存储器接口片选读写信号生成以及部分存储器地址生成、实现图形信号的并串转换、用户自定义I/O等。
2.3通讯接口模块
本系统用到一个异步串口接收PC发送的调试命令，并向PC返回运算结果。
5416提供的串口是一种同步串行接口，并不支持通用异步接收器/发送器(UART)标准，本系统使用MAXIM公司的MAX3100芯片实现同步串口到异步串口的转换。5416使用FSR和FSX作为每次传输的同步信号， FSX作为MAX3100的选通信号。同步接收时钟CLKR和同步发送时钟CLKX在本系统中使用内部的时钟源，并且把CLKX作为MAX3100的同步时钟。系统中使用MAX3100的接收中断作为DSP的外部中断信号，通知DSP数据准备好，可以开始接收。
2.4存储器访问模块
图像缓存采用单口大容量SRAM，可以存储整场图像。在场正程接收从采集模块采集进来的数据。在场逆程DSP将待处理的数据由SRAM读入片内数据区处理。
图形数据双口RAM用于存储用于显示的字符、图形等。视场中的一个确定位置对应于存储器中的一个单元（byte）中的一位（bit）。DSP将要显示的字符或图形以点阵形式写入存储器规定的存储单元内，存储器在系统时序控制下读出要显示字符或图形的点阵信号。8位图形数据经CPLD并－串转换电路变成串行信号迭加在模拟视频信号上提供显示。
3．系统软件设计
本系统可作为数字图像处理的通用平台，处理多种图像处理程序，软件设计灵活。
主DSP用以完成搜索跟踪算法，搜索、跟踪的算法有很多种，现以经典的相关跟踪算法为例来说明图像跟踪处理软件设计的一般流程。如果需要，可以增加不同的跟踪算法。
相关跟踪是利用图像相似性度量方法，在图像中寻找最佳匹配子区的工作，可选用算法包括归一化互相关（NCC）和平均绝对差累加和（MAD）等。由于相关运算数据处理量大，为便于实时实现，本系统采用最小绝对差累加和的相关匹配算法。该方法在计算两幅图象f1、f2它们之间的相似性度量时按下式进行：
其中f1、f2分别表示模板和搜索区图象的子区图象，在计算所有搜索区图子区与模板图象的绝对差累加和C后，确定最小C对应的子区位置即最佳匹配点。