基于DSP的TETRA话音编码设计与实现

技术分类: 微处理器与DSP  | 2007-07-30
来源:现代电子技术 | 作者:吴德钢 董秋云

  2.2.3 算法设计

  编码程序每30 ms执行一次,将240个采样值编成137 b,传递给解码程序,再将解码合成的话音通过音箱放出。在硬件平台上做自环实验,下面给出部分C代码。

代码

代码

  3 结 语

  本文从软件设计和硬件设计两方面介绍了在TMS320VC5409芯片上实现TETRA话音编码算法的具体步骤。通过标准P.862对算法评测,平均MOS得分为3.474。同时,在做抗噪实验时,本算法在10-2误码率下,仍能保持良好的通信质量。

  参考文献

  [1]ETS300 395 2 Speech CODEC for full-ratetrafficchannel;Part2:TETRACODEC

  [2]TMS320VC5409Afixed-point digital signal processor.

  [3]TLV320AIC20 low power, highly-integrated programmable 16 B 26-KSPS dual channel codec.

  [4]戴明桢,周建江.TMS320C54x DSP结构、原理及应用[M].北京:北京航空航天大学出版社,1999.

0
0
(请您对文章做出评价)
1】【2
加载中

对文章的评论

更多评论

剩余字数:  

相关在线研讨会

我要参加

泰克串行数据网络分析

时间:2008-09-18 10:00:00-12:00:00
简介:泰克串行数据网络分析在线研讨会,为您提供通用、省时、经济的串行数据网络分析解决方案.

浏览该文章的用户还看过...

  • 文 章

  • 论 坛

  • 博 客

  • 小 组

设计资源与分销