现代集成电路设计中，半导体制造工艺已逐渐向亚微米、深亚微米发展，90纳米、65纳米工艺已经成熟应用于生产，基于IP复用技术在SoC设计中广泛采用，这促使芯片的规模越来越大，功能也日益复杂。为了保证所设计芯片功能的正确性，需要投入比以往更多的时间和人力，难度也大幅增加。功能验证就是确认所进行的芯片设计是否达到预先设定功能要求的过程。而目前功能验证能力已经远远落后于设计能力，功能验证正成为大规模芯片设计的瓶颈。如何建立一个高效的功能验证环境是IC设计和验证领域应该重视和研究的课题。
传统的验证技术中，最重要的就是基于仿真的验证。过去主要的仿真工作都是在软件仿真器上实现的，当被验证设计的规模变得很大，到达上百万门甚至上千万门时，测试向量数量也变得巨大，用纯软件仿真器进行仿真验证，将会耗用大量的验证时间，特别是对门级代码进行仿真验证时，所需要的验证时间将会长得超过项目所能容许的时间。同时，用软件模型来模拟目标系统，并不一定总是准确，有时输入输出物理问题是很难用软件来模拟的，这时候我们需要借助硬件进行仿真加速验证。硬件加速仿真的目的是利用物理硬件高速运行的特点消除软件仿真器导致的
仿真性能瓶颈，使得系统仿真的速度得到成千上万倍的提高，并可以模拟实际环境提高验证的准确性。
同济大学微电子中心自主研发的的64位
CPU具有高性能、低功耗的特点，其设计规模比较大，应用于功能验证的工作中。在验证环节中，我们使用了业界最先进的功能
验证平台之一：Mentor Graphics的
VStation Pro硬件辅助验证平台，在保证了设计的功能正确性基础上，大大缩短了验证周期。
VStation硬件辅助验证平台
Mentor Graphics公司高性能VStation硬件加速仿真系统能为各种复杂设计提供全面的、功能强大的验证环境，该平台提供业界领先的满足当今以及将来复杂SoC验证要求的性能和容量。VStation基于成熟的VirtualWires技术，提供快速、高效的In-Circuit验证，高达1MHz的仿真速度，支持VHDL、Verilog、以及混合语言的输入，高度可靠和自动的编译器，具有友好的图形界面，任意时刻、所有信号100％可见性，可加载任意长度和宽度的测试向量。与软件模拟相比，VStation可以在更短的时间内运行大量的随机测试去找到设计中隐藏的问题，它是以门级实现逻辑功能，并行执行设计代码，更接近真实芯片，更容易发现竞争冒险等错误，而且它可以实现芯片的系统级验证，可以更快地完成回归测试。目前，VStation Pro是其第六代产品，最大可以支持1.2亿万门的设计。
VStation硬件辅助验证平台支持灵活的使用模式，有Co-Simulation、Co-Modeling、ICE三种模式（如图1）。Co-Simulation允许HDL行为级testbench在workstation端的软件仿真器运行，可综合部分的testbench及DUT（Design Under Test）综合进Vstation硬件加速器，结合了软件模拟和硬件仿真。在进行仿真的时候，workstation端的软件仿真器通过HDL_Link的接口跟Vstation硬件加速器上的设计进行数据交互，完成软件模拟。Vstation支持业界流行的软件仿真器，如Cadence公司的NC-Verilog、Verilog-XL，Synopsys公司的VCS，还有Mentor的ModelSim。这个模式使用简单，并可以提供7倍~20倍的加速。Co-Modeling是一种基于事务级的验证方法，支持HVL（High-Level Verification Language，例如C/C++, System C，System Verilog）编写的testbench和Vstation硬件加速器交互仿真，消除了软件仿真器和Vstation硬件加速器交互导致的性能瓶颈，通过可综合的事务驱动器 （Transator）实现事务级到信号级的数据交换，进而可以把仿真速度提高100倍~10000倍。Co-Modeling有助于验证工程师进行真正的系统级验证工作，诸如嵌入式OS启动，嵌入式应用软件运行和各种数据包的执行。ICE（In-Circuit Emualtion）模式可以通过使用搭建目标电路板（Target Board）为被测设计提供激励，更进一步模拟实际运行环境，实现接近实际电路的运行速度。
VStation以其灵活的使用模式，快速运行速度，强大的调试能力，成为3G无线，多媒体图像和嵌入式处理器等复杂SoC验证工作的最佳选择。
VStation的基本验证流程
VirtuaLogic软件是VStation的一个集成开发和调试环境，它为支持Co-simulation的HDL-Link软件和支持Co-modeling的TBX软件提供了管理和使用VStation的平台。其集成了RTL Compiler（综合工具）、VirtuaLogic Compiler（Mentor Graphics专利技术Virtual Wires实现工具）、后端的布局布线管理器和Virtual probe分析工具。