随着用
CPLD 获得节电效果，中断响应时间也缩短了。外设不必再等待微
处理器从节电状态苏醒的延迟时间。可以实现的其他设计节省项包括：
- 减少对处理器的中断请求数
- 减少一定时长上的处理器唤醒周期数
- 在不影响吞吐量的情况下降低时钟频率
- 进行数据处理操作时以较低频率运行处理器
- 进行数据采集操作时以较高频率运行 CPLD
结论
设计功耗敏感型应用不仅涉及使用软件进行电源管理，还涉及运用硬件设计技巧。通过设计低功耗 CPLD 来延长微处理器的低功耗操作状态，可以显著降低系统功耗。当今市场上的最新 CPLD 可以为任何最终应用提供低功耗和高速度的灵活组合应用。
参考文献
《Intel StrongARM SA-1110 微处理器开发手册》，2000 年 6 月。
《摩托罗拉半导体应用指南》之“DragonBall 电源管理”，摩托罗拉公司，1998 年。
《Geode GX1 处理器系列低功耗集成 x86 解决方案》，National Semiconductor 公司，2000 年 10 月。
Turley, Jim：《用于消费型电子设备、PDA 和通信的微处理器》。
《微处理器报告》，1999 年 9 月。
《第 27 期微处理器/控制器年度报告》之“EDN 访问”，2000 年 9 月。