自三网合一的概念提出以来,其相关的理论和技术都得到了迅猛的发展。它的核心理念是:现有的计算机网、电信网和广播电视网都将融合到统一的 IP(Internet Protocol)网络上。媒体网关是最近几年才提出的基于网络融合理论及技术的应用。对媒体网关的研究具有较大的理论意义和很强的应用前景。
本文研究并设计了基于PCI/cPCI(Peripheral Component Interconnection/Compact PCI)的高速媒体网关MGC(Multimedia Gateway Controller)系统。本媒体网关能在E1/T1(2.048 Mbps)时分多工TDM(Time Division Multiplex)多时槽(time slot)数据与100Mbps以太网的IP包之间进行高速数据交换。
在系统设计上,采用了软硬件并发设计(Codesign)的思想。在设计硬件系统的同时,着手研究并设计相应的软件系统。这样,在硬件系统设计完成后,软件系统也就基本就绪了。这样做的好处是:加快了系统总体设计进度,减少了软硬件的相互依赖。
1 硬件系统设计
在硬件系统总体设计上,采用了自顶向下(Top-down)设计技术。即先设计系统总体方案;然后将系统划分成一个个功能模块,再详细设计各个子系统;最后将各功能模块有机地连接起来做系统优化。
本媒体网关系统由九部分组成。MPC860T处理器处于核心位置,其他几部分围绕CPU展开。应该指出的是,PCI/cPCI子系统的PCI总线控制器PCI9054也能控制局部总线(local bus)。当PCI9054从CPU取得局部总线控制权后,处于核心地位,PCI总线主控设备通过PCI9054访问本地资源。系统总体框图如图1所示。
1.1 MPC860T处理器
MPC860T处理器是媒体网关的核心部件。它是1999年由Motorola公司推出的基于PowerPC QICCTM(Quad Integrated Communications Controller)构架的高性能通信处理器,其内核为PowerPC RISC处理器。由于其超强的通信处理能力(66MHz的MPC860T吞吐量为87MIPS)及多协议处理能力(支持IEEE802.3、ATM、 ATM over T1/E1、TDM、SS7、xDLC等),MPC860T系列CPU广泛应用在高端通信领域。
MPC860T是一个全静态设计的RISC处理器,具有32位地址总线和32位数据总线(支持动态的8、16、32位数据总线读写)。其有以下特点:
·四个串行通信口SCC(Serial Communication Controller),二个串行管理通道SMC(Serial Management Controllers)；
·一个基于媒体独立接口MII(Media-Independent Interface)的快速以太网控制器FEC(Fast Ethernet Controller)；
·双向地址、数据和控制总线,支持总线仲裁。
上面只列出了与本媒体网关系统紧密相关的MPC860T资源,更多的信息请参看文献[1～2]。
1.2 以太网接口设计
本系统设计了两个以太网口:基于MII的10Mbps/100Mbps自适应快速以太网接口和基于SCC的10Mbps以太网接口。FEC固定使用MPC860T的并行输入输出端口Port D,所以SCC不能使用这些引脚资源(同时也没有并行端口PD)。因此,在MPC860T资源的利用上要合理安排和综合考虑。以太网接口电路如图2所示。
1.3 存储器电路设计
MPC860T内部存储器管理单元MMU(Memory Management Unit)和通用途线GPL(General-Purpose Line)可以直接连到Flash、SRAM、DRAM和SDRAM上。本系统设计了8MB(一个Intel 28F640芯片;当使用Intel 28F320和Intel 28F160时,Flash的容量分别为4MB和2MB;它们引脚兼容)的Flash和16MB的SDRAM(最多可扩展至32MB)。
Flash用于存储嵌入式操作系统EOS(Embedded Operating System)和一些重要的配置数据。由于MPC860T的/CS0信号是为选择系统启动地址用,故将它连到闪存上。