据层面处理需求提供适当的数据流结构的潜能。但是，PCIe 对数据层面的其它结构需求却不太适应，最重要的一点就是冗余的需求。
只能有一个
通信系统（尤其是较高等级通信系统）都需要极高的可靠性。一个节点的完全失效会造成网络运行的停止。节点的失效至少会导致收入损失和一群愤怒的客户。因此，通信系统需要冗余的设计，允许多个 CPU 并行工作。
PCIe 只允许单点控制。在一台 PC 中，中央处理器负责系统中所有组件的初始化与控制，形成一个单一的系统综合体。多个独立处理器不能访问综合体中的资源。如果某个其它系统组件也是处理器，则第二只处理器必须作为中央处理器的从处理器，并且它无法启动外设的任何事务。同样，PCIe 也不支持多处理器综合体共享访问系统资源。
由于 PCIe 的这种局限性，负责管理 PCIe 标准的 PCI-SIG（PCI 特殊兴趣小组）正在积极寻求一种解决方案。这种方法叫 IOV（I/O 虚拟化），它可以使多个处理器和处理器综合体共享外设及其它系统端点。这种虚拟化将在两个层次上实现。外设或端点本身提供第一层：单根虚拟化。在这一层面上，端点独立于每个处理器提供自己的资
源，包括中断和直接内存访问。在第二层 IOV 中，端点和交换机有各种机制，使多处理器综合体可以共享一个公共的端点资源。
但 IOV 还在开发中。寻求在现有 PCIe 规范中增加系统冗余能力的开发人员，可以有两种选择方案。一种是使用多路传输器，以一种双星型拓扑结构，将主系统部件与备份系统部件连接到 PCIe 交换机上（图 3）。另一种方案是使用一种非透明交换机，如 IDT、Intel 和 PLX 技术公司的产品。
多处理需求
非透明交换机获得来自一端处理器综合体的数据包，对其标题的寻址部分进行转换，将数据包映射到另一端处理器综合体。在上电期间，PCIe 根处理器对其综合体内的资源作初始化和例举，从而可以通过内存访问与它们进行通信。如果两个根处理器正在共享相同的总线，则两者会产生相冲突的地址映射。通过采用地址转换，交换机可以有效地使一个根CPU看不到另一个根CPU的存在，从而让每个根CPU都能用自己产生的地址映射访问资源。交换机还解决了资源竞争问题。非透明桥的主要缺点是现在没有实现标准。因此，每个供应商的产品都有自己独特的软件作用。
PCIe在数据层面应用中有这些局限性，因此在与专有结构竞争通信设计时处于弱势地位。但是，推广PCIe的经济因素已经开始推动对专有结构的替换，这种替换通常是开关式以太网。
以太网也是一种大批量、低成本的技术。另外，它还是一种多主机共享各个终端的标准化通信实施方法。它也有相当高的数据处理能力，Fulcrum 微系统公司的 10 Gbps 交换设备已经上市。有一系列产品可提供以太网至其它通信协议的桥接功能，从而简化了多协议系统的设计。这些属性开始促使通信系统供应商设计接入级系统，如用 PCIe 作控制层面、开关式以太网作数据层面的 DSLAM（数字用户线接入多路传输器）。
但 PCIe 的支持者也指出，PCIe 的经济性与性能路线图可能最终迫使以太网（以及专有结构）远离数据层面。大批量的以太网产品目前集中在 1 Gbps 设备。PCIe 现在提供8道和 16 道设备，数据速率可高达 40 Gbps，这是供应商为 PC 图形要求而开发的。PCIe支持者认为这种技术很快就会用于交换机、桥和其它端点外设。
但是，这些产品还只是表现出潜在可能性。现在，市场上只有少量非针对 PC 和图形应用的 PCIe 设备。这些产品主要是交换机和桥。IDT、NEC、TI 和 PLX Technology 等公司都在提供透明与非透明的交换机，从两端口4通道直到八端口48通道的设备。这些公司还提供PCIe桥，提供PCIe桥的还有AMCC、Intel（图4）等公司。该桥可以完成PCIe与PCI、PCI-X 及以太网之间的上、下行连接。
定制设计方面也存在着机会。Lattice半导体公司的FPGA器件利用来自Northwest Logic的PCIe接口内核以及Genesys Logic的PHY（物理）层元件，非常有用。NEC亦提供PCIe 核，包括控制器与PHY核。即使是EDA供应商也开始进入定制PCIe市场，如Cadence同时为PCIe设计提供设计IP（知识产权）和验证工具。
由于当前的市场重点是PC和图形应用，所以PCIe在通信设计中的应用仍处于早期阶段。但在结构与性能上，PCIe 都具有在通信控制领域找到自己位置的潜能。PCI-SIG 和各家公司致力于解决以处理器为中心的 PC 与以数据为中心的通信系统之间的结构不匹配问题。PCIe 也许不会统治通信系统设计，但它必将成为市场上的一个强有力的竞争者。
附文：