作者：Tim James, Multiple Access Communications Limited公司首席工程师;David Kenyon, Multiple Access Communications Limited公司管理总监;Sam Chalmers， Multiple Access Communications Limited公司首席工程师;温得敏 博士，IEEE高级会员，赛灵思公司无线基础设施垂直市场系统架构师
时分同步码分多址（Time Division-Synchronous Code Division Multiple Access）是中国自主研发的第三代蜂窝通信标准，也是两个3GPP时分蜂窝标准之一（另一个是TD-CDMA）。TD-SCDMA与同类标准不同之处在于码片速率低，并且上行链路提供时间同步传输能力。中国目前在这一标准的研发方面已经进行了大量投资，到目前为止已经成功建设了多个测试和试验网络。一旦中国颁发3G牌照，相信TD-SCDMA网络会很快实现部署。
TD-SCDMA的突出系统特点
TD-SCDMA系统有两大突出特点：首先，考虑到其上行
传输(手机到基站)的时间同步特点，被称为联合检测（joint-detection）的高级信号处理技巧在基站恢复每个用户的传输。在理想情况下，利用联合检测可以完全消除同一小区内来自其它用户的干扰，因此与其它异步匹配检测技术相比，可以提高系统容量。第二个突出特点是使用自适应波束成形（beam forming）来提高信噪比并减轻干扰。
利用赛灵思 FPGA 可以高效实现联合检测功能，但本文的重点基于FPGA的成本经济的TD-SCDMA数字前端(DFE)解决方案。波束成形需要在基站使用多个天线（通常为六至八个天线）。在下行链路，一个小区中的每个载波在经过适当的相位和幅度加权以及上转换以后，传输到对应的天线。在上行链路，每个天线接收到的信号需要下变频转换到基带。上变频和下变频功能分为模拟和数字两个部分。在数字部分，这些功能采用数字上变频器（Digital Up Conversion）和数字下变频器（Digital Down Conversion）完成，两者共同构成数字前端（DFE）。图1是一个基站模拟和数字前端的通用示意图。
对于每个小区使用六个天线和六个载波的情况，共需要 36个通道，通常这意味着需要大量专用标准产品（ASSP）芯片。无论是从功耗方面，还是从PCB面积方面，这都意味着昂贵的成本，更不用提还有可靠性问题。本文描述了一种基于FPGA的DFE解决方案。该方案使用了Multiple Access Communications (MAC)Limited公司为赛灵思公司开发的经过预先验证和优化的Xilinx System Generator for DSP TD-SCDMA DFE IP库。
TD-SCDMA DFE解决方案
使用赛灵思芯片器件(FPGA)能够以极高的资源利用率实现一个符合采样速率和调节范围要求、同时包括DUC和DDC模块的数字前端（DFE）解决方案。基于Xilinx System Generator for DSP工具的DFE库支持针对不同天线和载波配置实现快速方便的重新配置、实现和验证，不需要重新设计或修改DUC和DDC链路上的基本模块，因此用户可以从容应对基站DFE设计的复杂性。
TD-SCDMA DFE库中包含了创建DUC和DDC链路所需要的所有System Generator IP块，包括滤波器、本地振荡器和混频模块以及不同的输入和输出格式模块。DFE库是参考设计包的一部分。该参考设计包还包括一个用于硬件协同仿真的18通道设计实例、用于实现3GPP兼容性测试的MatLab测试脚本以及一个运行在Nallatech V4 XtremeDSP套件上的全速演示解决方案。根据客户要求，赛灵思公司可向客户提供这一参考设计包。
图2和图3给出了利用TD-SCDMA DFE库中的IP模块实现的DUC和DDC信号路径细节。库中的基本模块是优化的六通道DUC和DDC模块，调谐范围均为9.6 MHz，中频（IF）采用速率为76.8 Msps，即TD-SCDMA 1.28 Mcps码片速率的60倍。基带数据以码片速率输入和输出。信号路径经过仔细设计，可实现最优的资源效率，并使用307.2 MHz系统时钟。这一高性能是充分发挥V4 SX FPGA中集成的DSP48功能的结果。
信号处理的大多数操作都是在六通道“TD-SCDMA DUC”模块中完成的。添加“本地振荡器”和“DUC混频器”资料库模块是为了将DUC的复合输出从零转换成一个更为实用的中频。这一子系统生成是针对单天线输出的。只需简单地复制这一子系统，就可以支持多单元天线系统。