门控逻辑信号的非易失性数字电位计

技术分类: 可编程器件  | 2007-12-08
Reinhardt Wagner,Maxim Integrated Products, Ottobrunn,Germany

  本设计实例描述了一个非易失性门控功能的简单替代方案,通常实现门控功能要使用PAL(可编程逻辑阵列)、GAL(门阵列逻辑)或CPLD(复杂可编程逻辑器件)。要实现阻挡或放行一个逻辑信号的门控功能,通常会采用一个逻辑门,如AND门,用它的第二个输入端确定是否阻挡住施加的信号。由于逻辑门是即时的布尔运算,因此它们的运行是组合型的,不需要存储器。

图1可编程的非易失性数字电位计作为一个简单的AND门将动片设为器件的最大值输入信号就直通输出端将动片设置为最小值就能阻止输入信号通过


  但是,如果你必须将一个门设定为在系统启动后阻挡或放行信号,则须将“传送/阻挡”逻辑状态保存在某种形式的非易失存储器中。保存这些逻辑状态有两个基本方法。第一种方法,用微控制器和非易失性存储器的组合,如E2PROM。这种方法适用于系统可以等待微控制器从存储器中读取逻辑状态,再将其加到硬件管脚的情况,一般是使用微控制器的一个通用I/O脚。不过,有些系统要求在启动时对信号做传送/阻挡。对于这些系统,就不能接受存储器的读取延迟。

  第二种方法用于无微控制器的系统,或者不能等待微控制器在启动时从存储器读取状态的情况,它将逻辑状态保存在一个器件中,这样启动时就可以立即使用。PAL器件、GAL器件和CPLD与可编程非易失存储器组合都能实现门控功能。不过,这些

器件远不止存储器门控这一种功能,对于只需要几个门的系统它的规格过高。另外,为了容纳多个逻辑I/O脚,它们的封装也相对较大。

  如果只需要几个非易失性门,可考虑使用一种在模拟系统和混合信号系统中常见的元件:数字电位计(图1)。将电阻串的L端接地,信号送至电阻串的H端。这样,动片输出与地短路时就是阻挡输入信号,而与输入信号相接时就是传送输入信号。

  可以在电路板测试或系统测试期间,通过它的串行接口对数字电位计编程。有些数字电位计上的up/down接口就适合于这种用途。当选择一款非易性失数字电位计时,应该考虑下列准则:
  ● 数字电位计通常有32个以上的抽头;而你至少需要两个。数字电位计的动片有一个内部开关电阻,其阻值应足够小,以免切换信号失真。典型的动片电阻为100Ω~1kΩ。对于Maxim公司的MAX5527,动片电阻为90Ω。
  ● 由于数字电位计动片的电阻会随供电电压增加而下降,所以应选择高的供电电压。
  ● 为尽量减少信号源的负载,并且不限制电位计信号的带宽,应选择有较大的端至端电阻的器件;100kΩ是很多应用可以接受的阻值。
  ● 如果必须在非易失性存储器中编程门状态,则要选择非易失性数字电位计。有些数字电位计是OTP型(一次性编程),可以用这一功能保存动片的设置。OTP式适用于不打算对门控功能作修改的情况。必须保存门状态的门数量决定了所需电位计的数量。现有每个封装为1个~6个阵列,或者更多。

图2如果数字电位计的带宽过低可以用器件驱动一个AND门


  数字电位计带宽决定了信号通过电位计传输的最大数据速率。如果这些逻辑信号的开关速率远高于所选的电位计,则可以用一般的高速逻辑门配合数字电位计,控制输入信号的传输/阻挡(图2)。

0
0
(请您对文章做出评价)
加载中

对文章的评论

更多评论

剩余字数:  

相关在线研讨会

我要参加

简化FPGA测试及调试

时间:2008-01-10 10:00:00-12:15:00
简介:随着FPGA的设计速度尺寸和复杂度明显增长,使得整个设计流程中的验证和调试部分成为当前FPGA系统的关键部分。获得FPGA内部信号…

浏览该文章的用户还看过...

  • 文 章

  • 论 坛

  • 博 客

  • 小 组

设计资源与分销

  • 博客推荐

  • 论坛推荐

  • 在线研讨会