音频视频同步、内容保护和强大的系统解决方案是采用 MPEG-4 AVC 时需要考虑的主要因素。
MPEG-4 先进视频解码（AVC）已在广泛的消费与专业应用领域迅速成为主导视频编解码器，这些应用包括广播、高清 DVD、安全系统和视频会议设备。采用这种强大的编码标准，即 H.264 的新应用正在不断推出并走向市场。因此，设计师在开发基于 MPEG-4 AVC 的产品时充分理解这些选择十分重要。
MPEG-4 AVC 协处理器 ASIC 与应用系统功能的视频编码和解码不同，如图 1 所示，设计要允许协处理器用于各种应用。
采用协处理器有以下好处：可迅速实现整个系统原型、视频编解码器变化的灵活性，主存储器和 CPU 子系统与资源短缺视频处理彼此隔离。
在采用协处理器进行视频编码或解码时，需要考虑以下几个重要系统设计问题：如果音频视频由不同的芯片处理，就必须小心保持同步，否则就会影响用户体验。另外，进出协处理器的信号要得到强大的保护和加密，需阻止数字盗版行为。
保持 A/V 同步
要理解保持 A/V 同步的重要性，我们可以假设电视机顶盒采用 MPEG-4 AVC 协处理器对高清视频进行解码，而系统芯片执行所有其它任务，包括调谐器输入、音频解码、MPEG 传送流(TS)时钟恢复和A/V 同步。图2显示了这种双芯片设计。
系统芯片将编码视频发送到协处理器进行解码之后，再返回系统芯片进行显示。因为与视频解码有关的延迟未知并且不同于音频解码延迟，系统芯片面临着音视频输出同步的挑战。
MPEG TS包含程序时钟参考 （PCR）包，它用来确保系统芯片的 MPEG 时钟与主时钟在广播头末端的同步。因此，基于显示时间标记（PTS）的解码音频和视频包由MPEG时钟进行传输显示。
在数据流入协处理器之前，系统芯片保持视频数据和 PCR 包恒定的延迟缓冲。当数据到达协处理器时，PCR 被用来恢复协处理器的 MPEG 时钟。这个时钟与系统芯片的 MPEG 时钟是不同的，它落后于不变常数时间。
系统芯片和协处理器可以用通信总线处理恒定时间偏移数量。这种偏移可加到协处理器 MPEG 时钟上，使之保持彼此同步，并与广播头末端同步。
由于 AVC 视频解码额外的时间延迟，系统芯片还必须对编码或解码的音频进行恒量缓冲。这样，才能确保解码音频和视频总是与匹配 MPEG 时钟的显示时间标记同步，并为同步方式的输出和显示作好准备。
保护数字内容
视频是机顶盒内的重要部分，服务提供商花费了大量的资源防止“黑客”入侵视频。潜在的攻击点就是系统芯片和AVC协处理器之间的接口。这个接口承载巨大的通信流量：压缩的AVC HD比特流可能是6Mbps ~ 8Mbps，而30 fps（帧）的非压缩YUV 4:2:0 1080i可达746 Mbps以上。
传送压缩AVC的接口必须有强大的保护，返回的YUV 4:2:0视频也需要进行保护。 目前，保护数据流最好和最常见的方法是采用128位密钥的先进加密标准（AES）。而且我们强烈建议所有系统芯片和协处理器之间视频移动的传输过程中都需采用AES-128标准加密。
对系统设计师而言，挑战之一是如何选择一种对话密钥交换算法，这将使两个独立的芯片在大量加密和解密过程中建立一个AES密钥。这个常见的 对话密钥能够随机变化以保护系统，比如每天一次或在每次机顶盒启动时。
如今，有很多密钥交换算法，但问题是要考虑IC可以嵌入到唯一的电子识别数字和密钥中。服务提供商可以选择让所有网络中的系统芯片都利用所有AVC协处理器运行。换句话说，系统芯片和AVC协处理器与同级的其它芯片是可互换的。在这种模式下，每个AVC协处理器都可能保持一个用于产生对话密钥的通用密钥。
操作人员也可以选择在每个芯片中使用唯一的密钥，以使一个系统芯片与一个 AVC 协处理器相匹配。尽管这种方法提供了最大的安全性，还有其它生产问题需要考虑，例如串行每个 IC 所需的时间，以及将每个系统 IC 与 AVC 协处理器 IC 在流水线上的匹配。
总结
AVC 解码器可以快速与系统芯片集成在一起，使之具备增加 AVC 功能所需的MPEG-2 能力。这个系统能够立即部署，上市时间非常短。
从设计角度来看，这对将 AVC 解码器集成到可能出现变化的系统芯片中具有重要的意义，例如要改变已经固化的编解码器。较小的解码器内核体积意味着可以集成一个以上的内核，例如满足上述双解码运算的需求。
在设计过程中，必须考虑诸如 CPU 利用率和存储器利用率等系统资源问题。例如，在 AVC 解码内核运行时，不能降低整体系统性能。一种解决方案是使用一个专用 CPU 管理视频内核，以及一个具有独立 DRAM 组的专用存储器控制器。
科胜讯的 CX2427