将无线功能集成到SoC 中要特别注意分区和架构的决策，而这些决策一般没有明确答案。
要 点
市场的需求驱动将RF 电路集成到SoC (单片系统)中。
保持RF电路做在单独芯片上仍有一些令人信服的理由。
无线电架构的选择，特别是接收器，还远远没有定论。
架构师必须从整个系统考虑，而不能只局限于单个芯片。
无线链路在电子系统中的应用越来越普遍。WiMax 及3G蜂窝网络主导着高速数据传输的无线连接领域，而像ZigBee 及Wibree 等标准则占据了低速数据传输与低能耗市场。但不论哪种情况，市场经济及消费者都期望系统架构师至少能将无线电硬件集成到SoC (单片系统)中。
围绕这一要求出现了一些关键问题。首先，单芯片是最佳方式吗？或许将无线电隔离在单独芯片上更适合应用？其次，给出了这些问题的答案后，那么哪种架构最适合接收器和发射器？在这些答案背后还有其它问题：架构师能否系统地进行决策？或者他们必须不仅逐个进行决策，而且要采用逐个决策处理的流程?
某些厂商，特别是手机厂商，似乎觉得除了将无线电完全集成到SoC中外，其它都像电子管调谐器一样过时了。然而，
是采用RF 工艺将无线电在单独芯片上实施 ，还是至少以vanilla-CMOS-logic 工艺将部分RF 电路实施到SoC上 ，这一决定并不容易。系统架构师必须考虑市场期望、寿命周期成本、性能需求及项目风险等问题。架构师需要全面分析所有这些因素，才能做出明智的决策。
首先列出的是情感，而不是客观的判断。特别是消费类移动设备市场，成本和形式因素的影响极大，通常的观念是只有单芯片方式可以接受。Broadcom 无线电技术工程部的高级总监Maryam Rofougaran说：“问题是实施单芯片方案很困难，所以需要采用数字CMOS，”“再说RF-CMOS 工艺的成本也非常高，所以我们把目标对准了数字CMOS 工艺。”
其它经营手机业务的厂商，至少是市场份额较大的厂商，都同意这种观点。Staccato Communications的首席技术官Robert Aiello认为，“对我们来说，单芯片仅仅是一种业务考虑，我们只针对单芯片解决方案开展业务。” “因此，我们必须建立一个有大规模生产集成无线电经验的团队。”
Texas Instruments(TI)或许是这种方式最坚定的支持者，他们已经将其CMOS单芯片无线电架构作为品牌产品DRP (数字射频处理器)推出。“单芯片方案具有明显的优势，” TI无线终端业务首席技术官Bill Krenik解释道，“如今，用于低成本应用的无线电芯片已能采用数字工艺大量地制造了，” Krenik还说：“单芯片架构的设计复杂，开发成本大，因此这种设计需要大的市场以及有着良好预期的市场份额。市场份额较小的产品，如高档手机，不适合采用单芯片架构。”
另一种不容忽视的观点并非来自于客户，而是风险投资界。“如果你是当今的创业者，不管你认为是否合适，你的投资方都会督促你采用数字CMOS进行单芯片设计，”IBM客户经理Teddy O’Connell说，“但是在做出决策前，还是需要考虑某些非常重要的问题。”
许多问题都与方案的成本相关。O’Connell 和其他人指出，在多芯片封装成为主流的情况下， 单芯片相对于多芯片设计的经济性已经有所改变。双芯片组装的预算成本可能比单个封装芯片大，但这种差异只是均差的开始。“单芯片只有20% 的部分为RF电路，成品率明显低于数字部分，”O’Connell 指出，“随着设计转向更精细的几何尺寸， RF 部分将会增大而不是缩小。而且，对RF 性能的要求会推动整个设计迈向更先进的数字工艺节点，而如果采用单个RF 及数字芯片是无法实现的。”
然而成本均差难以捉摸。选择单芯片还是多芯片策略会影响无线电架构的选择，这又对无线电所需外部无源元件的数量和质量产生重大影响。除去元件、空间、插入及测试等成本，这些无源元件会对系统总成本产生较大的影响。
性能要求和设计风险也相互关联。理论上，65nm 或90nm CMOS逻辑工艺最适合RF。“就在几年前，千兆赫范围的RF要采用GaAs（砷化镓） 工艺加工的昂贵晶体管。”Analog Devices的业务开发总监Doug Grant评论说，“但工艺尺寸减小导致寄生电容降低、传输路径缩短以及晶体管预算增加，所有这些都对RF 设计师有利。”
采用这种工艺的晶体管截止频率对于90nm工艺而言能够高于40GHz，采用65nm 工艺的晶体管截止频率还要高。小型器件中较低的串联电阻意味着较低的噪声本底，能稍稍补偿较低的工作电压，其线性度也不错。IBM公司的O’Connell说道：“CMOS中的三阶交调截距要胜过SiGe（硅锗）”。只要电路不要求较高的Q值，就可以制造相当不错的螺旋电感。