单片无线电困扰SoC架构师

技术分类: 通信  微处理器与DSP  | 2007-11-12
Ron Wilson,EDN执行主编

  附文:高度集成RF的含意

  作者:Ajay Khoche, Verigy

  消费无线设备市场的爆炸性增长正在促进向更高的性能和集成度发展,入市时间和测试成本也面临着更大的压力。一直以来测试RF设备传统上比测试数字设备要困难。如今,由于多波段、多模式、MIMO (多入多出) 设备的出现, RF测试变得更为复杂。设备端口数的不断增多,收发器复杂性的提高以及先进技术中PVT (工艺/电压/温度) 变量的增加等因素都要求有仔细的设计与测试策略,以满足消费市场的成本压力及创造一个现实的测试环境


  设计师既要确保芯片的性能,还要确保其合适测试策略满足入市时间和成本目标,实现市场成功。例如,今后五年内MIMO 设备的RF 结构将从2×2增加到3×3,甚至到8×8 RF 分支。导致RF 路径在输入与输出间的测试出现大幅增长。传统的单入单出方式由于大大增加了测试时间而变得不切实际。片上DFT (可测性设计) 电路通过片上并行测试或降低外部设备需要,实现高效的多址测试 (参考文献 A和 参考文献B),从而有助于缓和消费无线设备市场爆炸性增长。此外,设计师必须增加片上测试电路,以创建实际的测试环境,这种环境,如果不能从外部创建,是很难建立的。这些条件包括在观察阶段与全局PVT变量平衡中对模拟电路多路径的恒定电流进行加载。尽管RF-BIST (内建自测试) 方式目前应用还不太普遍,但已经开始解决一些问题。

  在测试系统方面,工程师仍必须满足基本的精确、稳定、可靠、低噪声本底、高RF及基带性能等要求。此外,这些系统必须具备灵活的系统集成架构,以对设备进行高效测试。集成架构提供了必要的密度和通道数以实现较高的并行测试效率,从而达到最少的测试时间。灵活的架构可以充分利用可行的测试资源。系统应该允许设计师在测试资源要求与可实现的测试时间、及测试成本之间做出折衷,以满足最终产品要求。

  某些新的测试方法使用设计的数学模型来测量供选择的参数(参考文献 C及参考文献 D)。这些技术似乎很有应用前景,但目前还处于开发阶段。

参考文献
A. Acar, Erkan, Sule Ozev, and Kevin B Redmond, “A Low-Cost RF MIMO Test Method Using a Single Measurement Set-up,” 25th IEEE VLSI Test Symposium.
B. Srinivasan, G, A Chatterjee, and F Taenzler, “Alternate Loop-Back Diagnostics Tests for Wafer-Level Diagnosis of Modern Wireless Transceivers Using Spectral Signatures,” IEEE VLSI Test Symposium, 2006.
C. Battcharya, C, et al, “Alternate Testing of RF Transceivers Using Optimized Test Stimulus for Accurate Prediction of System Specifications,” Journal of Electronic Testing: Theory and Application, June 2005.
D. Turfillaro, et al, “Model-based Test Methods for Analog Integrated Circuits,” IEEE Instrumentation and Measurement Technology Conference, 2007.

0
0
(请您对文章做出评价)
1】【2】【3】【4
加载中

对文章的评论

更多评论

剩余字数:  

相关在线研讨会

我要参加

汉高全套电子材料在手机制造业的应用

时间:2007-12-13 10:00:00-12:15:00
简介:本次在线研讨会主要讨论手机设计中各种胶粘剂的应用,包括结构胶、导电胶、导热胶、底部填充剂、COB、POP及ACP在可靠性方面的解…

浏览该文章的用户还看过...

  • 文 章

  • 论 坛

  • 博 客

  • 小 组

设计资源与分销

  • 博客推荐

  • 论坛推荐

  • 在线研讨会