EDN首页登录区

所有网页 EDN网页 eekoo

您现在的位置：首页 >  EDA工具与服务 >  正文

VHDL设计中电路优化问题探讨

技术分类： EDA工具与服务  | 2007-08-11
来源：电子网 | 作者：泰山学院 王春玲

       3.2 逻辑优化方法

       通过逻辑优化以减少资源利用也是常用的面积优化方法（如常数乘法器的应用，并行逻辑串行化处理等)，但其代价往往是速度的牺牲。在延时要求不高的情况下,采用这种方法可以达到减少电路复杂度、实现面积优化的目的。

       4 结论

       通过以上初步的探讨可知，用VHDL进行集成电路的设计，不仅需要熟悉VHDL语言的使用方法和对设计要求的深刻理解，而且应在设计全程中遵循最优化设计的基本原则，在电路结构设计和软件使用中寻找满足设计要求的最佳方案。

0
0
(请您对文章做出评价)
【1】【2】【3】
推荐给好友【推荐给朋友】 【复制链接给MSN/QQ好友】
加载中

对文章的评论

更多评论

剩余字数:  

相关在线研讨会

我要参加

10-29 Fluke红外热像仪技术研讨会–设备预测性维护

11-05 选择最适合的铁氧体元件

参加在线座谈，可获得当当购物卡、手机充值卡!快来注册!

浏览该文章的用户还看过...

  • 文 章

  • 论 坛

  • 博 客

  • 小 组

设计资源与分销

赞助商链接

  • 博客推荐

  • 论坛推荐

  • 在线研讨会

工程师商城