多数大型 EDA 公司现在拥有了所需的 DFM 工具，并在尝试将其整合到技术中。去年以来，很多公司充实了自己的工具产品线，有些是通过内部开发或合并、收购 DFM 公司来实现的。很多情况下，供应商都积极地将 DFM 技术集成到工具中，以至于用户甚至不知道他们在使用这些工具。一些主要代工厂也在这一努力中为EDA公司提供帮助，并且注意到EDA供应商正在将DFM技术集成到自己的流程中，使实现工具达到构建校正（correct by construction）或至少有DFM符合性。这种情景类似于 90nm和 0.13mm工艺时代，布线器具有 DRC（设计规则检查）符合性。
构建校正 DFM（Magma 设计自动化公司叫做循环设计验证）有些必要性，Magma 公司设计实现业务部门的高级产品总监 Dwayne Burek 这么认为。45 n
m 节点的庞大布局需要大量 DFM 平台与模型，它们位于数量不断增长的 DRC/LVS（布局与逻辑图）物理验证平台和模型的顶端。Burek 指出，Magma 的 Talus 平台具备循环设计验证能力，包括 DRC、LPC 和 CMP 仿真。Burek 说：“你可以在实现流程中自然地作检查，或使用一种集成的物理验证功能。”
Magma 和 Cadence 的工具流都有内置的 LPC、CMP 仿真和 CAA。Cadence 最近宣布在自己的 Encounter 工具中增加 Aura 光刻技术和基于空间的布线功能，并从今年8月份收购的 Clear Shape Technologies 那里获得了 LPC 和 CAA 工具。Synopsys 和 Mentor Graphics 的流程中也包含了 LPC 与 CAA 工具，但这两家公司都使用来自代工厂的CMP仿真器。TSMC 和 UMC与所有对于在代工厂新工艺中验证自己工具有兴趣的 EDA 供应商们合作。TSMC已经验证了所有大型工具供应商的流程，以及很多私有公司的DFM工具，因为这种验证能使 TSMC向伙伴公司以加密格式提供制造数据。Quan称这种数据可以使工具供应商简化向公司客户提供TSMC所谓DFM自动修正的流程。
UMC亦建立了一个用于所有设计的参考流程，但该公司合作营销部的高级总监 Mort Bamdad 称，UMC 并不指定设计必须如何进行。他说：“就 45 nm节点而言，基本流程没有大的变化。我们正与 EDA 供应商讨论在他们的工具中实现 DFM 改变，这样设计者就不需要新的工具，而是需要一些新的功能。”
在 65 nm 节点上，CPTA 为自己的 45 nm DFM 流程挑选了 DFM 供应商工具。对 CAA，CPTA 验证了来自 Ponte Solutions 和 Mentor Graphics 的工具。对于 CMP 仿真，该公司验证的是 Cadence 的 CMP Predictor，它来自于被收购的 Praesagus。对于详细的块级 LPC仿真，CPTA 验证的是 Mentor 的 LFD（光刻友好设计）工具，而对芯片级 LPC，CPTA 验证了 Cadence/Clear Shape 的 InShape 工具。Ng 指出 CPTA 亦建议采用 Blaze DFM 的 MO 来减少泄漏，提高成品率，并推荐 Mentor 的 Calibre Yield Analyzer 用于它的检查台功能。
RDR：值得拥有？
过去几年来，业内专家一直在警告说，随着设计尺寸、设计规则文件数、DFM 问题（特别是光刻）数量的增长，以及掩膜价格的增加，代工厂会很快需要开始强制使用更多 RDR（设计规则），以帮助设计团队获得更好的 IC 成品率。在 45 nm 节点上，有些代工厂正在认真考虑实施这些规则。例如，UMC 的 45 nm 工艺已经开发了两年时间。它的第一个 45 nm 测试工具于 2006 年第一季度首次露面，预计今年第三季度推出首批五个早期出带产品，年底时它的 45 nm LL（低泄漏）工艺将能用于试生产。UMC 的 Bamdad 称，在工艺的完备过程中，他们已看到用 RDR帮助客户快速将高产设计推向市场的光明前途。Bamdad 说：“例如，多晶硅的方向性就正在成为大问题之一。我们仍在做所有细节，但可能强制要求客户放置多晶硅的方向与放置SRAM 和标准单元的方向一样，即为水平方向而不是垂直方向。另外，如果你准备在设计中使用 L 形状，则必须改变层，即水平到过孔和触点，然后再走垂直方向。这些是我们预期要强制使用的规则。”