Chartered 的 Ng 称，尽管该公司的工艺联盟伙伴 IBM 已强制在自己的 SOI 工艺中使用 RDR，但 CPTA 的客户现在正要求 CPTA 的 bulk-CMOS 工艺中使用这些规则。很多人希望 RDR 的正确使用可以增加设计团队建立“一次性成功”设计的机会，而不会导致负担沉重的重新设计，或更痛苦的额外掩膜成本。
Mentor 硅设计部门副总裁兼总经理 Joe Sawicki 说，由于在 65 nm 节点下，浸入式光刻的质量基本上与干式光刻相同，45 nm 节点可能还不需要 RDR。他说：“如果你在 65 nm 没有用 RDR，可能在 45 nm 也不需要它。RDR 背后的整个推动力是 2D 功能（难以实现）。如果只看数学运算，当你从 45 nm节点前进到 32 nm节点和 22 nm节点所发生的情况是，这些功能不可避免地从难于实现转为不知道如何出现。当到达 22 nm节点时，如果你认为用单次蚀刻或单次掩膜工艺就能做到（这些 2 D 功能），那你就得修改物理定律。”他说，RDR 是一种帮助代工厂引入新节点工艺，而不必完全改变制
造设备和流程的方式。但他指出，光刻和制造方式上的某些其它进步可以使 RDR 在 32 nm 和 22 nm 节点时变得不那么重要。
Synopsys 的 Chilton 说，他的公司尚未听说有用户在使用 RDR。他说：“迄今为止，人们似乎还忠于传统设计规则，只是正在转向基于模型的方式，而不是基于规则。”RDR 存在的一些疑问引起了业内的一种争议，即它们是否有助于缓和设计流程中的某些复杂性，还是将给商用布线器增加过大负担，因为对于那些门数不断增长的设计，必须处理大量的 DFM 规则，以及越来越多位于 DRC 平台顶部的模型。
代工厂指出，在验证没有 RDR 的实现流程时，有些用于 65 nm 节点的商用布线器（但他们拒绝说出具体名称）在应付大型设计和 45 nm 更复杂的规则与模型时非常吃力。所幸，EDA供应商正在解决这些问题。Mentor 和 Cadence 都声称创建了新的布线器技术，用于处理 45 nm 的复杂性。Mentor Graphics 在今年6 月收购了 Sierra Design Automation，现在正与代工厂合作，针对 45 nm 流程验证自己的布线器，并进一步将 Calibre 系列集成到流程中；而 Cadence 本月将自己专门基于数字空间的布线器技术增加到标准单元 Encounter 布线平台中。Cadence 数字 IC 实现副总裁 Eric Filseth 说：“65 nm节点，尤其是 45 nm 节点正在从 OK 布线器中分离出优秀的成员。”
概率分析
据代工厂说，尽管学院派和 EDA 社团都预计概率分析工具，特别是 SSTA（统计静态时序分析）工具，将在高级节点上替代传统的静态分析工具，但这种情景在 65 nm 节点并未出现。而早期采用 45 nm 技术的 EDA 供应商和 TSMC、UMC 等代工厂则称，45 nm 可能是广泛采用概率分析的第一个节点。SSTA 工具有望替换最差情况时序模型（传统的引线负载模型），并用统计技术对电路行为做更实际和精确的分析。通过统计模型确定标准单元工艺库的特性，设计者可以对电路、块和整体设计作行为分析，取得电路性能的时序参数。然后，他们可以用这些结果细致地调整自己设计的性能，乃至降低功耗或关闭不必要的晶体管或块。
随着 45 nm 设计规模和复杂性的不断增加，SSTA 工具已证明对一些设计者是有用的（图3），这包括德州仪器公司的设计者。该公司的全球 EDA 策略经理 Mike Fazeli 和 ASIC 背板经理 Clive Bittlestone 都持这种观点。不过，虽然这种工具很有用，但代工厂推迟了将其用于时序签字确认工作，从而减缓了对它们的采用。其它设计者发现商用 SSTA 很难使用。Synopsys 的 Chilton 说：“差异很微妙，因为它会在签字确认和应设置的变动点上产生疑问。它很难理解。因此，从传统基于规则的签字确认到某种更柔性的方式是一个大转变；这不是一个技术问题，而是要理解一种文化。”
Chartered Semiconductor 的 Ng 对于 SSTA 工具是否将在 45 nm 节点广泛使用持怀疑态度。他说：“所有人都同意这个领域前途光明，但问题是在实现时。”不过，EDA 公司和一些代工厂（包括 TSMC 和 UMC）都称可预测分析工具正在走向成熟。Extreme DA、Magma 和 Synopsys 等 EDA 公司对 SSTA 工具的现场使用已经有一年以上，而 Cadence 亦在本月用它的 Encounter Timing System GXL SSTA 工具加入了这场游戏。TSMC的Quan称SSTA标准单元库的特性描述工具（如Altos Design Automation 的 Variety）已协助固化了流程，因为这些工具可以帮助代工厂和用户确定库的特性，以更好地使用统计分析工具。TSMC 在自己的8.0版参考流程中增加了Altos Design，现在正在为自己的 45 nm 工艺向客户提供统计模型。设计者可以扩展 TSMC 的统计模型及处理泄漏问题的方法，而 TSMC 已在自己的 8.0版参考流程中增加了统计泄漏分析，不过 Magma 这样的 EDA 供应商还只是刚开始提供这些类型的工具。