更多挑战
总体来说，代工厂预计向 45 nm 节点的转换对设计者比较简单，这很类似于 65 nm 乃至 90 nm 设计的挑战。这一节点将要求设计者实现低功耗设计技术，并使用 DFM 工具，还可能需要使用 RDR 和概率分析工具。代工厂希望证明 45 nm 节点将不会构成对主流 IC 设计者的威胁，这样大部分仍采用 0.13mm节点的设计者会考虑跳过 90 nm节点 和 65 nm节点，直接进入 45 nm
节点。但在面对 45 nm节点 测试时，你还应该考虑每个新设计过程中要面临的不断挑战：45 nm 节点将为芯片架构开发、软件开发、逻辑设计和逻辑验证带来巨大的挑战。
参考文献
1. Wilson, Ron, “Leakage grows, high-k approaches: the world of 45-nm CMOS,” July 17, 2007.
2. Santarini, Michael, “Taking a bite out of power: techniques for low-power-ASIC design,” EDN, May 24, 2007, pg 46.
3. Santarini, Michael, “Sifting the DFM players,” EDN, Aug 17, 2006, pg 42.