从以上数据可以看出，在使用相对较少硬件资源的情况下，基于KCPSM的Turbo译码器提供了很好的译码性能，同时因在设计时就考虑了灵活性的问题，使其可以很方便地根据实际使用调整译码参数，扩大了应用范围。
本文介绍了基于KCPSM的Turbo译码器设计，并结合该设计说明了基于嵌入式处理器单元的系统设计方法。通过引用Xilinx公司提供的嵌入式处理器IP核，该设计在提供良好译码性能的同时，在使用上也具有很好的灵活性。
随着通信技术的发展，对译码电路的性能要求也将不断提高。本文提出的设计方案也可作为实用ASIC芯片设计方案的参考。基于嵌入式处理器的设计思想可使ASIC设计芯片具有很好的通用性。
参考文献
1 Berrou C, Galavieux A, Thitimajshima P. Near shannon limit error-correcting coding and decoding: Turbo-codes: Turbocodes. IEEE International Conference on Communication, 1993:1064～1070
2 Yanhui Tong, Tet-Hin Yeap, Jean-Yves Chouinard. VHDL implementation of a turbo decoder with log-MAP-based iterative decoding, IEEE Transactions on Instrumentation and Measurement, 2004:1268～1278
3 Chapman K. PicoBlaze 8-bit microcontroller for virtex-E and spartan-II/IIE Devices. Xilinx, 2003