3 低k铜工艺对半导体封装工艺的挑战
在半导体集成电路的制造工艺中引入低介电材料和铜导线能够显著地提高集成电路的性能，但同时它也为后续的半导体封装工艺带来了诸多困难。当作为金属层间绝缘材料的二氧化硅被低介电材料（K值小于３）所取代时，新的ILD层比传统的ILD层更脆，而且具有相对较差的导热性和机械强度，与金属层的粘结力与传统的二氧化硅材料相比较小。低k材料的引入给半导体封装中的划片（Dicing Saw）和焊线(Wire Bonding)工艺带来了挑战[6]。
在划片工艺中金属层与ILD层的分层与剥离
在低k 晶片的划片过程中，最常见的缺陷是芯片边缘金属层和ILD层的分层(Delamination)或剥离(Peeling)。由于低k材料本身所固有的特性（如与金属层较弱的粘结力，较弱的机械强度），在低k晶片的划片过程中，经常可以在芯片边缘发现严重的金属层与ILD层的分层甚至是剥离（如图2，3所示）。这种缺陷在普通的非低k晶片的划片过程中是不存在的或是极少出现的。这种新的缺陷不仅降低了划片工序的良品率，更严重的是它会使集成电路在使用过程中产生潜在的可靠性问题(图4)。而在集成电路半导体封装的大规模生产中，对每一个芯片的切割质量进行100%
的质量检查是不可能做到的，因为受检测手段和检测时间的限制，100%的质量检查无法满足经济规模生产的要求。同时，依靠生产检查人员对已划片的芯片样品进行的抽检又不能保证发现所有的切割缺陷。因为缺少对低k晶片切割缺陷的深入理解及其与封装可靠性的关联性，以及切割缺陷在晶片上的分布规律，使得低k晶片的切割工艺的可制造性受到了关注[7]。
图2划片时LowKILD层与金属层的剥离
图3划片后的SEM照片
图4经过500次温度循环老化试验后的FIB分析
这种分层或剥离在芯片随后的使用过程中或可靠性试验中，随着工况条件的恶化而扩散，直至断裂，导致集成电路的失效。
焊线工艺中焊线区金属层与ILD层的剥离
由于低k材料质地相对较软，在焊线过程中，由焊线机对焊线垫（Bonding Pad）施加的压力和超声波能量会使焊线垫及其下方金属/ILD层产生杯状变形（Cupping Deformation）（图5）,这种杯状变形减弱了超声波能量到焊线区的有效传输，从而阻止了金铝两种原子的相互扩散，导致断焊（Non Stick）,或弱焊（Weak Bond）。当有意识地增大超声波能量来弥补因杯状变形造成的超声波能量损失时，又会因为ILD层与金属层较弱的粘接力及低k 材料的脆性而产生焊线区下方金属层与ILD层的剥离[8]。
初始的低k芯片的焊线评估显示，低k芯片对焊线程序参数（焊线能量- Bonding Power，焊线力- Bondinge）十分敏感，较小的焊线参数设置会导致断焊或弱焊，而较大的焊线参数设置又会容易产生金属-ILD层的剥离（图6）。而焊线区尺寸（BPO- Bond Pad Opening）及焊线区间距（BPP Bond Pad Pitch）的不断缩小使得焊线工艺窗口变得更窄。对于 65nm技术的芯片设计，其焊线区宽度只有40um，使得低k焊线垫的结构及焊线垫下方的低k材料对焊线质量和可靠性的影响更加显著。这些问题要求对低k 材料的焊线工艺进行进一步的开发和优化，以提高其可制造性和可靠性[9-11]。
图6焊线过程中的NonStick和金属层与ILD层的剥离