无论是在第45届DAC（设计自动化会议）上亮相，还是近期在中国市场上做出新动作的EDA厂商，有心之人都能发现他们对下一代工艺技术上设计工具的热衷。为应对在新工艺节点上的低功耗设计、软硬件协同设计、仿真等问题，众多EDA厂商投身到设计工具的积极创新大行动当中。
Cadence联合客户开发系统级综合产品
当许多EDA厂商着力表现在65nm和45nm上的研发成就时，老牌EDA厂商Cadence公司对电子系统级（ESL）综合产品表现出高度重视。 Cadence公司总裁兼CEO Mike Fister指出，Cadence目前投资开发的技术在32nm～22nm工艺节点上，Intel使用的一些高性能45nm技术和45nm测试技术也是基于Cadence的工艺技术。他说，“但是我们强调的价值是跳出过去的一套价值考虑方式，要用前瞻性的眼光去看问题，我们看重对客户未来的影响以及对客户的承诺。”
基于前瞻性的考虑和对客户的承诺，从ESL设计考虑如何提升客户的生产力是Cadence当下所欲强调的。C-to-Silicon Compiler是这一考虑的其中一个力作。在Cadence日前的CDNLive!系列全球性技术会议上，Cadence公司高级副总裁兼首席技术官 Ted Vucurevich如此推介这一力作： “这一技术由大量来自客户的投入开发而成，例如Hitachi和Renesas。这种高阶综合产品能够让设计师在创建和复用系统级芯片IP的过程中，将生产力提高10倍。”
C-to-Silicon Compiler中的创新技术成为沟通系统级模型之间的桥梁。系统级模型是用C/C++和SystemC写成的，而寄存器传输级（RTL）模型通常被用于检验、实现和集成SoC。这种重要的新功能对于很多公司非常重要，比如那些开发新型SoC和系统级IP用于消费电子、无线和有线网络市场的公司。C- to-Silicon Compiler独特性来自三个方面：其一是嵌入式逻辑综合功能。这一功能使用Cadence Encounter RTL Compiler全局综合，以确保高精确性和高质量的执行结果用于混合控制和数据分支的设计；其二是behavior-structure-timing 数据库提供可以实现真实的增量综合。例如，只重新综合设计更改的部分，而其余部分不动。这显然使设计时间大大缩短。最后是C-to-Silicon Compiler生成RTL的快速时序精准的硬件模型，使用Incisive硬件模拟和Palladium/Xtreme仿真加速产品进行快速映射到 RTL验证。
Ted Vucurevich认为，也许C-to-Silicon Compiler不能“do all things”，但是它可以让客户减少系统规格与设计实现之间的反复，并为IP创建与复用提高设计师的生产力，这些在消费电子、无线和有线网络市场是特别重要的。
Cadence在CDNLive!上强调，2008年Cadence在中国有四个重大目标。第一是节能，就是加强低功耗设计的能力，这是Cadence基础的技术；第二是创新，Cadence把公司研发人员创新的结果带给客户；第三是和谐。EDA产业是整个半导体设计界的一部分，Cadence和客户一起做出完整的解决方案，把EDA的工具和IP等合在一起。第四是与客户共赢。Mike Fister 说，“我们现在的着重点就是要让我们的工程技术人员使得他们科学理念能够不断的化为现实。大家可以互相讨论和交换经验，通过鼓励创新来实现它，就像中国的奥运一样。”
Magma志在先进工艺市场
2008没有多少利好消息。油价飙升、物价上涨，这些不仅让每个国家的政府头疼不已，更让众多的公司对当下的投资十分谨慎。然而就在不久前，EDA厂商 Magma（微捷码）首席执行官Rajeev Madhavan极具信心地主持了该公司在北京和上海的办公室扩展开幕仪式，并宣称这标志着Magma致力于在中国建立世界级运营规模的蓝图已经获得最新的进展。Magma在北京和上海两地的办公室面积增加了1,800平方米，达到约140%的增长。与此同时，Magma还揭开了与中国大学合作计划的序幕，旨在与中国本地大学进行合作以培养工程技术人才后备队伍和促进研究工作，提供课程教材、软件以及专门的支持，向领先的自动化研究实验室提供援助。 Rajeev说，“随着半导体工艺向65nm、45nm制程的发展，我们能够为未来的IC设计产业做的更多。”
以一体化设计平台为特点的EDA工具
虽然Magma的工具在无线设备芯片的设计中占据了市场份额的85～90%，但由于其工具集中在65nm、45nm及更高级的制程上，Magma对未来的美好前景志在必得。在DAC大会上，相比于其他大的ED A公司来说，Magma表现格外努力和积极，其展台处不时聚集工程师或客户驻足与Magma工作人员交流。