1 Testbench的结构
1) 单顶层结构
一种结构是testbench 只有一个顶层，顶层再把所有的模块实例化进去。打个比方，类似树结构，只有一个模块有子节点而没有父节点，其它模块都有父节点。如下图结构所示：
测试模块是一些接口模型，接口模型还可能包含了一些激励在内。测试模块和DUV之间通过端口映射进行互连。
2) 多顶层结构
另外一种结构是多顶层结构，如下图所示：
在这种结构中，有一个顶层是作为测试向量模块，一个或多个顶层是一些公用子程序，这些子程序由于完成一些通用的功能被封装成任务、函数等被公用。
还有一个叫harness的顶层，该顶层由DUV和一些接口模型构成一个狭义上的测试平台，其它模块可以调用BFM里面的 task 或 event 等，向DUV施加激励。注意这些顶层之间是没有端口映射的，它们之间的互相调用和访问是通过层次路径名的方式来访问，上图的虚线表示层次路径名的访问。下面举例说明层次路径是如何访问的。
由于大部分人对C都有所认识，在这里作个比较，便于了解。Verilog HDL的顶层类似于C的结构体，而实例化的模块、任务、函数、变量等就是结构体里的成员，可以通过句点（ . ）隔开的方式访问结构体里面的每一个成员。如：顶层 harness 实例化进来的模块 BFM1 里面有一个任务SEND_DATA , 该任务可以产生激励输入到DUV，在 testcase 里调用该任务就可写为：
initial
begin
……
harness . BFM1 . SEND_DATA （ …… ） ；
end
多顶层结构的可扩展和重用性比单顶层结构强得多。层次路径的访问方式非常有用，在下一节会讲述更多的应用。
2 如何编写Testbench
1) 何时使用initial和always
initial和always 是2个基本的过程结构语句，在仿真的一开始即开始相互并行执行。通常被动的检测响应使用always语句，而主动的产生激励使用initial语句。
initial和always的区别是always 语句不断地重复执行，initial语句则只执行一次。但是，如果希望在initial里的多次运行一个语句块，怎么办？这时可以在initial里嵌入循环语句（while，repeat，for，forever 等），如：
initial
begin
forever /* 无条件连续执行*/
begin
……
end
end
其它循环语句请参考一些教材，这里不作赘述。
另外，如果希望在仿真的某一时刻同时启动多个任务，可以使用fork....join语句。例如，在仿真开始的 100 ns 后，希望同时启动发送和接收任务，而不是发送完毕后再进行接收，如下所示：
initial
begin
＃100 ;
fork /*并行执行 */
Send_task ;
Receive_task ;
join
End
2) 如何作多种工作模式的遍历测试
如果设计的工作模式很多，免不了做各种模式的遍历测试，而遍历测试是需要非常大的工作量的。我们经常遇到这样的情况：很多时候，各种模式之间仅仅是部分寄存器配置值的不同，而各模式间的测试都是雷同的。有什么方法可以减轻这种遍历测试的工作量？不妨试试for循环语句，采用循环变量来传递各种模式的配置值，会帮助减少很多测试代码，而且不会漏掉每一种模式.
initial
begin
for ( i = 0 ; i < m ; i = i + 1 ) /*遍历模式1至模式m*/
for ( j = 0 ; j < n ; j = j +1 ) /*遍历子模式1至子模式n */
begin
case ( j ) /* 设置每种模式所需的配置值 */
0 : 配置值 ＝ a ;
1 : 配置值 ＝ b ;
2 : 配置值 ＝ c ;
……
endcase
/*共同的测试向量*/
end
end
3) 如何加速问题定位过程
在这部分里，通过一些实际例子，介绍在出现问题时如何借助 testbench 加快问题的定位过程。
1、监测内存分配
内存分配和回收示意图
