常清璞指出，单片机CPU内核的发展将沿着更高性能化、更低的功耗、进一步提高代码效率，以及对现有产品的兼容性和更高的集成化的方向。
随着中国中低端MCU竞争的加剧，瑞萨科技今年在中国MCU市场展开了攻势。近日瑞萨首次向中国用户发布了其最新基于CISC架构的16位MCU内核RX系列及面向高端应用的RISC架构32位SH-2A，瑞萨重点拓展中国16/32位MCU市场的意图非常明显。
据瑞萨科技（北京）有限公司技术中心总经理常清璞介绍，此次发布的RX系列是在继承了原先16/32位MCU技术基础上新开发出的产品，实现了世界上最高水平的处理性能和代码效率的CISC架构MCU。为了满足高性能低功耗要求，采用90nm工艺及哈佛体系结构的RX实现存取数据高速化，在工作频率上达到200MHz、处理性能实现1.25MIPS/MHz，分别比公司原先产品提高了5倍和2倍，代码效率也同时提升了30%，功耗则下降1/3为0.03mA/MHz，同时集成的闪存最大容量上升至4MB，扩大了4倍。
CISC中实现哈佛结构
基于对各种基准程序测试，确定16个32位通用寄存器结构设计——瑞萨认为这是性能与效率的最佳平衡点。通过采用可变字节（8位）长度指令集，降低现有高使用率基本指令执行周期的方式，提高其传送、运算执行速度。为了方便移植算法及优异的控制处理，内置了单精度浮点运算器在通用寄存器上实现浮点运算。常清璞表示，在CISC中实现哈佛结构的设计目前在全球范围内都是少见的。
常清璞认为，8位MCU基本上由增长走向平缓并且今后会逐步下滑，而32位和16位MCU将快速增长，未来会超过8位MCU的市场规模，这主要得益于其核心特点嵌入式应用日新月异的发展，使得32位和16位的市场份额迅速增长。常清璞指出，单片机CPU内核的发展将沿着更高性能化、更低的功耗、进一步提高代码效率，以及对现有产品的兼容性和更高的集成化的方向。据悉，首款RX产品将在2009年第二季度上市，主要面向OA、消费电子及工控应用领域，而汽车电子应用的产品同则会集成ASSP功能。
由单一总线改为哈佛总线架构的RISC 32位SH-2A，内置了用于实现DSP的硬件乘法累加单元（MAC），其工作频率最高可达400MHz。瑞萨电子（上海）有限公司国内客户事业部高级应用工程师吴频吉介绍，目标代码减少了25%的SH-2A通过专用指令总线，每个时钟周期可从CACHE或片内高速RAM中读取并执行两条指令，采用专用寄存器库使SH-2A进程中断由SH-2的37个周期降为6个周期。更重要的是，SH-2A的双核可以在实现高性能的同时保持低功耗而无需加装散热片，多层总线也使系统各项性能保持了平衡。
硬件模块实现DSP功能
吴频吉表示，SH-2A两核甚至多核与PC的多核结构不同，在工业上用的两个CPU由瑞萨提供的双内核操作系统指定分别独立运行，两个CPU间通过操作系统内部程序进行互通，是瑞萨整个CPU开发技术取向。吴频吉认为，随着CPU运算速度越来越快，就瑞萨看重的汽车电子、消费类、办公自动化等应用领域的整个系统而言，并不需要一个完整的DSP而是通过一个类似于DSP的硬件模块去实现目前DSP的功能。随着MCU性能不断提升，DSP的功能会越来越多的被MCU的通用功能所替代，但若采用纯累加式的硬件设计，因太耗资源而不太现实。瑞萨电子（上海）有限公司国内客户事业部执行总监邱荣丰补充道，其实相较于DSP的功能，采用浮点运算更能够提高瑞萨MCU的性能及处理能力，为了满足精度计算要求，浮点运算应是今后发展的趋势。
瑞萨在MCU中高端市场的发力，并不意味着瑞萨要放弃MCU低端市场。邱荣丰说，实际上RX与现有产品有着较好的兼容性，我们对原有产品会继续提供技术支持以及对客户在开发环境、开发系统方面进行培训。正是很好地解决了兼容性问题，使得客户较容易过渡到基于RX、SH-2A的应用开发，而瑞萨也较容易对客户进行持续性服务。