数据传输是数字信号处理过程中的重要一环，其效率影响整个数据处理系统的性能。数据传输往往采用行业中标准化的总线技术，使数字系统的设计可靠、方便、易于升级。PCI作为一种成熟的总线标准，应用于许多系统的数据传输过程。针对工业环境建立的CompactPCI标准结合了PCI的电气特性与优良的机械特性，在工业领域的应用更为广泛。在设计基于PCI或CompactPCI总线的数字设备时，采用各公司提供的通用PCI I/O芯片或IP核，可简化复杂的PCI接口设计，加快产品的研发和升级。PCI 9656是PLX公司为高速PCI（CompactPCI）总线应用而设计的通用I/O芯片，适用于66MHz、64bit的PCI（CompactPCI）总线，提供了528MB/s（PCI总线）和264MB/s（局部总线）的突发传输速度，能够满足大多高速数字系统的性能要求。
1 PCI 9656功能简述
PCI 9656支持66MHz、64bit的PCI R2.2规范，提供了兼容PICMG 2.1 R2.0规范的CompactPCI Hot Swap接口，其局部总线达到66MHz、32bit（支持0~66MHz、8/16bit），可为PCI（CompactPCI）适配器及嵌入式系统设计提供高性能的总线接口。PCI 9656的配置寄存器与PCI 9054、PCI9056兼容，也方便了原有设计的移植。
PCI 9656具有6条独立的数据通道，用于Direct Master、Direct Slave以及DMA功能模式下的数据传输，其深FIFO设计有效提升了总线的突发传输性能。
1 Direct Master模式。用于局部总线到PCI（CompactPCI）的数据传输，16 QWords（128byte）和32 QWords（256byte）的FIFO各应用于数据的读、写通道。
2 Direct Slave模式。用于PCI（CompactPCI）到局部总线的数据传输，16 QWords（128byte）和32 QWords（256byte）的FIFO各应用于数据的读、写通道。
3 DMA模式。PCI 9656提供了两条DMA通道（Channel 0、Channel 1），使用了两独立的32 QWords（256byte）双向FIFO。两条DMA通道可同时传输数据，通过PCI 9656的MARBR寄存器可配置其优先级关系。PCI 9656的DMA方式有常规的块模式（Block mode）和集散模式（Scatter/Gather mode），而且支持以DREQ#、DASK#信号请求、应答的命令模式（Demand mode），可应用于通信领域中的实时数据传输。
在局部总线端，PCI 9656简化了数据的传输控制逻辑，与ISA总线类似，方便了传输控制的设计实现。PCI 9656的局部总线有三种应用模式，可以适用不同的嵌入式处理器。
1 M模式。支持Motorola 32bit的处理器，提供了可与MPC850、MPC860 PowerQCICC 直接相连的接口。
2 C模式。适合大多数处理器的通用模式，在设计中多采用此模式。
3 J模式。与C模式类似，但其地址线与数据线复用。
2 数据接收卡设计
PCI 9656片内资源丰富，功能多样，采用PCI 9656为接口芯片，可方便地进行PCI（Compact）适配器的设计。而在PCI 9656的局部总线端，往往不需要实现其全部逻辑功能，可依据需要选取配置，更进一步简化设计。
图1是应用PCI 9656的CompactPCI数据记录卡的设计框图，此数据接收卡应用于一款合成孔径雷达的数据记录器中，数据源为34bit的差分信号，32bit数据，1bit采样时钟，1bit数据有效标志位。图1中：时钟驱动ICS553向PCI 9656、逻辑控制模块和FIFO提供同步时钟信号；初始化配置芯片采用Microchip 93LC56B，PCI 9000系列提供3线的E2PROM串行接口，可在系统上电时初始化内部配置寄存器；差分到单端信号的转换经由Ti公司的LVDT386和390完成；FIFO采用了IDT公司所设计的高速、低功耗的72T36135M，数据容量为512K×36bit，使用易于级联的First Word Follow Through工作模式；逻辑控制部分采用Altera的MAXII EPM1270，实现FIFO到PCI 9656局部总线间的数据传输控制。
