Altera在不断改善它的产品系列。HardCopy II使用Hcell的晶体管技术，建立在公司的结构化ASIC产品线上，支持从FPGA原型到ASIC实现的无缝迁移，同时提供ASIC技术的密度、成本、性能和功耗优势。Altera的Stratix II EP2S180是它最大和最快的FPGA，采用了一种新的逻辑结构，使存储内核频率更快。新的EPM2210是低成本、高密度和高性能的MAX II CPLD系列中集成规模最大的成员。
Quartus II设计软件版本5.0帮助设计人员改善系统性能，使用Stratix II FPGA设计数字信号处理、存储器和密集I/O等应用。Altera将其DSP Builder开发工具升级到2.2版本；它还提供与低静态功耗的Cyclone II器件一起工作的DSP、PCI和Nios II嵌入处理器开发工具包。
今年Altera推出了Nios II C2H 加速编译器，以帮助开发人员来提高他们嵌入式软件的性能。这个新工具将具有高性能的C语言子程序转化成硬件加速器，并将它们集成到基于FPGA的Nios II子系统中去。Nios II系列软件嵌入处理器具有
三个32位通用RISC CPU体系结构的配置。Nios II/f内核强调处理性能，Nios II/e关注经济性，标准的Nios II/s则是在性能和成本之间达到平衡的一种内核配置。Nios II嵌入设计套件包括32位、单精度、IEEE 754兼容的浮点运算工具和Nios II C2H编译器。设计人员可以使用Altera Quartus II设计软件中的SoPC（片上可编程系统）Builder工具，将Nios II处理器加到他的系统中。Stratix II GX系列是Altera的第三代具有嵌入式收发器的FPGA。它们具有多达20个工作在622Mbps~6.375Gbps低功耗收发器，面向要求低功耗和高信号完整性的高速串行收发器应用设计。
Altera的Quartus II软件6.0版本支持可编程逻辑和结构化ASIC设计。Quartus II的TimeQuest时序分析器为工业标准的SDC（Synopsys设计约束）时序格式提供内在支持。这个具有ASIC设计能力的工具帮助开发人员生成、管理、分析具有复杂时序限制的设计，例如多时钟设计、源同步接口等，并能快速实现高级的时序验证。