Synopsys 与华虹NEC日前宣布，双方将携手开发应用于华虹NEC 0.18微米工艺的参考设计流程 2.0。华虹NEC选择Synopsys作为其首选EDA供应商后，将充分利用Synopsys Professional Services开发基于Synopsys Galaxy™设计平台和Discovery™ 验证平台，以及华虹NEC I/O和标准单元库的完整RTL-to-GDSII参考设计流程。
华虹NEC和Synopsys联合开发的参考设计流程2.0采用具有RTL合成、物理实现和签证功能的 Galaxy设计平台，以及包括RTL仿真VCS®解决方案的Discovery验证平台。参考设计流程2.0的最新功能包括Jupiter-XT™ 设计规划解决方案具备的增强型平面，以及DFT MAX 和TetraMAX®工具具备的DFT和自动测试图形生成（ATPG）能力。
此外，参考设计流程2.0还包括用于整个芯片功率分析的PrimePower、用于最终设计签证的PrimeTime® SI、Star-RCXT™
; 和 Hercules™ 解决方案，以及Formality® 等效检查器。通过采用DesignWare® 库可以实现广泛的设计兼容性和IP验证。