引自博客:
simon_mc
今天来聊聊静态电流IDD的一些问题
一、静态电流的定义
我看过很多的关于IDD的定义，其中包括流过Drain to Drain（CMOS D极）的电流；Drain to GND的电流；
Drain的leakage电流等等。我个人认为最符合实际的定义应该是：IDD的测试分动态和静态两种电流，动
态IDD是IC在正常工作时，Drain对GND的漏电流，静态IDD是IC在静态时Drain对GND的漏电流。理论讲
Drain对Source是高阻的状态，在D-S没有正向偏致，G-S反向偏致，导电沟道打开后，D到S才会有电流的
流过，但实际上由于自由电子的存在，自由电子的附着在SiO2和N+，导致D-S有漏电流，此漏电流就是
IDD。在COMS电路中成为IDD，在TTL电路中称ICC。IDD的意义在于挑选出功耗较大的电路，通俗的说
IDD越大，越耗电。
二、IDD测试方法
给Drain端加固定电压，通常通常为5V，此电压成为POWER电压和工作电压，然后测量Drain端的电流。
当初次开发时，如果发现IDD测试很大，建议用万用电表测量没有放
IC时，测试座D到S的电阻，如果电
阻比较小，说明你焊接可能导致有些虚短，要查下电路；其次在D端加上5V，看是否电压有被拉下的情
况。还有通常VDD pin 会放置bypass电容，电容的作用是滤波，滤掉高频的成分，但是电容有时也会影响
IDD的测试，比如电容被击穿，电容过大但DELAY时间给的不够，导致电压在没有上升到5V的时候进行
测量。还有IC与测试座接触不好的时候，也会导致IDD较大。