引自博客:
von_ddt我学习FPGA，进入这个领域是老师带的。
他叫我先学习好VHDL语言，给我介绍了两本书：《VHDL硬件描述语言与数字逻辑电路设计》和《VHDL与数字电路设计》。后者以基本数字电路实例为基础，讲解VHDL语言。优点就是入门快，能掌握好基本数字电路，对以后设计复杂系统也有很大帮助；缺点是语法不全面完整。前者的语法讲解更全面。我是以后者为主，辅以前者，这样速度很快，应用也不成问题。
同时，他引导我翻译了Altera公司出的开发软件的用户指南和使用手册等。一来为以后的学习做准备，二来锻炼英文阅读和翻译能力。这个行业领域的技术资料，特别是最新资料，大都是英文的，英语差了会很恼火。其实专业英文资料和报刊杂志或者英语四六级相比，简单多了。没有那些复杂的语法和潜台词，难点仅仅在于专业词汇，看多了自然就不成问题了。
关于选VHDL还是Verilog HDL的问题。两者都差不多，自我感觉VHDL更像BASIC，而Verilog HDL语法与C很接近。根据自己实际情况决定就是了。但是另一种语言最好也学习一下，能看懂源程序，这样参
考的资料会多很多。
另外，最好找两三个朋友一起，大家可以相互交流。一个人学的话速度会很慢，也容易走很多弯路。