LSI 的 Zevio 项目表明，消费电子领域的成功并非总是意味着要用最新最好的工艺技术实现最快的 SoC。
要 点
LSI用0.13微米工艺实现了200 门的 Zevio 1020，而不是90纳米工艺。
LSI 设计了一个新的16位图形处理器和内存控制器，并修改了AHB。
除规范方面的工作外，实际设计花费9个月。
LSI的派生产品将只需6个月就能投产。
有时候，用最新和最好的工艺技术设计一款 SoC（单片系统），并不是影响成本敏感的消费电子市场的方式。LSI Logic 工程师在设计 LSI 的 Zevio 1020 多媒体应用处理器平台时，就认真地关注着这个经验。
1994 年 12 月，教育电子公司 VTech 和 IP（知识产权）开发商 Koto 委托LSI Logic公司创建一个多处理器 SoC，以运行 VTech 的 VFlash “寓教娱乐系统”（图 1）。LSI Logic 过去是一家 ASIC 供应商，一直在向销售标准产品过渡。因此，当 VTech 委托 LSI创建SoC 时，LSI 的管理层决定抛弃传统的 ASIC 设计，而采用一种
通用多媒体处理器平台。
Zevio 项目架构师 Shinya Fujimoto 称，他的 LSI 设计团队必须在几项约束下工作：建立一个通常模块化的
多处理器平台，这样 LSI 工程师可以通过块的交换，快速创建出派生产品；采用成熟的 0.13 微米低功耗工艺技术实现 SoC，使成本保持在合理的低位，并且仍能达到性能与功耗目标；最后，在九个月内完成初始SoC平台。
Fujimoto 说：“我们的背景是从事消费类ASIC。我们做过 PlayStation 和 PlayStation2 中的芯片，以及某些 iPod 设计，并且，在这些产品开发期间，我们注意到自己在重复调整芯片中非关键部分时花费了大量时间。这就是我们决定开发这一架构的原因。”
Fujimoto 称，定义 Zevio 架构的第一步是要符合 VTech 和 Koto 的系统架构。他说：“我们试图从客户那里获得尽量多的反馈乃至抱怨，以确定设计过程中的潜在瓶颈。”
Fujimoto 称，Zevio 不是一个典型的应用处理器（图 2）。他表示：“我把它叫做一个异种多处理器。它有多个处理器，它们各不相同，但并行运行，每个处理器都专门完成一些自己擅长的任务。”
团队确定，SoC将包括一个用于一般处理的ARM9处理器。LSI小组将创建一个定制的图形处理器，以及音频控制器核与内存控制器核，而设计将包括一个LSI Logic的ZSP DSP核，用于完成更多的即时解码与编码型应用。据Fujimoto说：“对我们来说，关键是让多个处理器独立地运行。”这意味着，每一个处理器都是自己的主控者，无需CPU干预就可完成自己的运行。“我们必须确定它们都能高效地运行，不会造成总线或内存的瓶颈问题。”
采用成熟的低功耗 0.13 微米工艺（从一家未披露名称的台湾伙伴处获得）做设计实现，而不是采用 90 纳米或 65 纳米工艺，这有助于保持芯片的
低成本，稳定电源管理，并且避免使用 DFM（可制造性设计）工具，所有这些都加快了设计进程。Fujimoto 称，该芯片面向成本低于 100 美元的系统应用。“任何人都可以造出一款巨大的芯片，但有些人正在努力挣扎，尤其是那些无名的视频游戏供应商，因为增加的芯片成本都要进入消费产品费用中。”
Fujimoto 指出，很多公司过快地跳到了最新最好的工艺，而他们本可以用更成熟和更稳定的工艺完成更多任务，例如用 0.13 微米工艺。“有些人不考虑 0.13 微米，认为它比较低端，但我们感觉可以通过智能工程化建立一个高端设计。客户会从竞争者那里听到很多有关高性能的故事，这个那个，全是一些浮夸的词藻。但到最后，还是要归结到花了钱就要获得最好结果。”他坚持认为，0.13 微米工艺的成熟、成本、性能构成了最佳选择。
LSI 希望 Zevio 成为一个可重用平台，而不只是一片 ASIC，于是一个关键的要素是建立一个独特的内核，可以将它与一系列 LSI 甚至第三处方供应商的内核结合起来。但是，架构规范的一个主要部分是新式图形处理器内核设计。LSI 与 IP 供应商 Koto 合作开发 Zevio 的 3D 图形处理内核。Fujimoto注意到，以前曾有多个 Koto 工程师在任天堂 GameBoy 设计团队中工作。Fujimoto 说 LSI 在这个领域中几乎没什么阅历，因此欢迎 Koto 的经验。“他们为软件开发人员需要的特性提供了大量经验，帮助我们将很多这类技术诀窍转化为硬件。”
Koto 的团队完成了大部分规范工作，并对内核做了验证，而 LSI 设计者则负责内核的设计和 RTL 实现。16位的3D图形内核只需要 30万个门，在 75 MHz 运行时功耗为20mW，每秒可以画 150 万个多边形。