EDN博客精华文章 作者：:sscs
在最近的一次设计中，非常遗憾地，我犯了一个很严重的错误，导致的结果就是PLL无法像预想的那样准确锁定，而且非常可惜的是芯片的可测点太少，无法准确确定问题来源。
归纳教训无外乎如下几点：
1. 对于初次设计某模块电路，其核心部分的电流供给最好不要复杂化。因为如果所设计的复杂的片上偏置电路（电流产生基准）没有正常工作或失效，那么核心模块将由于电流供给不足而无法测试出真正的性能。妥善的做法是，在初次设计时，用最简单的并且外部可调的偏置为核心模块提供电流；二次设计时，加入经过验证的片上偏置电路，减少片外元件。
2. 对于芯片设计，尽量多的考虑其可测性。在关键节点处预留测试点，加入Enable端口灵活控制各个模块，方便独立测试或工作；同时，有可能需要通过外部电源电压调节的测试点，需要考虑是否应该加ESD（默认各IO端口皆加ESD）；重要模块的可测性可以通过将某元件放置片外来予以调节。
3. 核心模块的电流供给尽量避免使用大比例的电流镜来获得，若非要如此亦需注意考虑电流镜失配时核心电流的补偿手段，不然
，由于PVT的不可预测的变化（超出工艺角的范围）将导致核心电流不足。电流镜本身的比例关系、版图对称性也应该给予足够的重视，平时多加练习与尝试。
4. 规模稍大的芯片，需要在芯片设计初期就规划好各个模块失效对应的解决措施。如此次的PLL由于某个模块的偏置失效而无法正常工作就显得非常遗憾。应该考虑加入可切换的控制模块，当某个模块失效，通过控制信号可以切换到外部来提供相应的信号。这样不会由于某个模块的失效而导致无法测试剩余模块。