在layout中用info-text标明器件名称，在schematic中标明net。用相同的metal-txt层标明pin。
27. Cadence SPICE simulator take vdd! & gnd! as a global VDD and GND net i.e. any net ending with ‘ !’ is considered as a global net.
Cadence 模拟工具对以‘!’结尾的net认为全局net。
28. Transistor Equation: 基本晶体管方程
Id=(beta/2)*square(Vgs-Vt)
Gm=square root of(2Id*beta)