性能与功耗 到现在还没提到性能与功耗作为决策条件，是不是让人觉得有些奇怪。这更是一个设计问题，而不是
工艺问题。“开始一个新的设计时，性能主要是架构问题，而不是原始的门速度问题。”Fujitsu的高级工程经理Paul Little说。“如果架构受以前的设计束缚，则电路速度也成了一个设计需求。”功耗问题越来越复杂。从90 nm节点开始，设计师必须考虑泄漏功率问题，因为该功率已经比开关功率大。在65 nm节点，必须了解芯片的应用，然后才能开始功耗优化。例如，MP3 播放器在不完全活动时关闭，与总是处于一种或另一种待机模式的手机区别很大。
在高级工艺中，是设计技术而不是固有的能源效率造成了功耗的差异。“有些人只想着功耗预算进行设计，”Fujitsu的Stanley说。“他们从工艺的特点开始考虑，根据功耗/性能优劣来选择库中的网格计数，然后添加更多强大的功耗管理技术，以满足预算要求。”
“功耗不单只是对移动设备，而是对所有产品都很重要，”Samsung的Hunter说。“人们对其进行了更多的分析，它也影响人们对工艺类型与库的选择。例如，有的客户原计划使用普通的工艺，当他们明白这些后，又转向低功耗的工艺。利用合适的技术与库，可以较低的功耗实现其性能目标。
这个问题也需要设计师在不同的设计模块中采用不同的网格数，并采用电压岛和自适应电压与频率变标技术。这些方法又会影响第三方
IP模块能与自己的设计兼容，还可能出现电压变化的细节中断设计验证的风险。对于合成工具，管理电压岛也很困难。这种考虑会让设计师寻求较低内在泄漏的旧工艺。
这些主要工艺类型选择自身并不复杂。但要在这种复杂、可能不连续的多维表面找到一个局部的优化点并不容易，即使是有最佳的估算工具与最适合的建议也很困难。设计经理所具有的唯一真正优势，是所有的设计合作伙伴都希望取得成功。
让存储器脱离处理器流水线的关键路径 通常一级缓存的存取是高性能微处理器设计中的一条关键时序路径。对于采用定制电路技术的处理器也是如此，对于可合成的设计则具有更大的挑战性。一个可合成的处理器不但要使用不同存储器厂商的SRAM满足频率要求， 还要能在各代工艺中升级。
为了实现频率目标，高性能处理器采用各种设计技术，最主要也是最直接的技术就是对缓存存取做好足够的流水线级预算。根据频率目标的不同，可以设计有定制缓存子系统的定制的处理器，如在一个周期内完成存取的存储器。
但采用现成SRAM的高性能可合成的处理器必须要允许多个周期的存储器存取。MIPS32 24k核心系列就采用这种技术。其指令与数据缓存在八级流水线中每次存取两级。标记（Tag）和数据RAM存取在第一级， 标记比较与数据RAM存取在第二级。由于相联缓存成为事实上的标准，根据标记比较的结果，数据RAM路径选择在第二级进行。随着频率升高，在第二周期要完成很多的工作，这种技术也无法满足需要了。结果，在下一代的高性能可合成的处理器中，缓存存取用三个周期来完成。MIPS32 74k核心采用了这种技术，对每个缓存存取分配三个流水线级。它采用第一级进行标记RAM 存取，第二级用于标记比较，第三级用于数据RAM路径选择。这种技术为数据RAM 存取时序提供了很大的灵活性，在该技术中核心可以在第一级或第二级进行存取。
三个周期的存储器存取也有助于使用现代EDA 工具提供的一种技术。这种技术使用延迟来解决数据RAM的存取瓶颈。与标记 RAM相比，数据RAM 较大而速度较慢。由于关键的时序路径一般要经过标记RAM ，然后标记比较，所以数据RAM会有更多时间来完成存取。在三周期存取中，数据RAM存取可以有效地跨第一和第二级周期，分配多个周期对阵列存取。EDA 工具可自动地确定驱动数据RAM延迟时钟数，也可手动地指定延迟。使用延迟移动时钟边缘的能力，使得有可能有效地在各厂商的存储器与各代工艺间升级。这些技术代表了实现如下功能的某些因素，即74k核心采用普通的标准单元及现成的SRAM，可以使用标准的65 nm 工艺实现1 GHz以上的频率。