复杂性和功耗更高
第一种
10GbE标准IEEE 802.3ae 始于2002年，为光传输媒介规定了几种PHY接口。2004年，IEEE 802.3ak-2004短距离修订版允许利用 10GbaseCX4 PHY层芯片在15m同轴电缆上实现10GbE。与1000BaseT相比，10GBaseT 数据速率在芯片中需要非常复杂的数字信号处理器处理回波消除和串扰消除，还需要更复杂的模拟电路。所有这些为整理收到的信号而做的处理必须在速度 10 倍于 1000BaseT 规范的链路上进行。曾任 IEEE 10GBaseT 任务组主席、目前任
以太网联盟主席的 Brad Booth 说，1000BaseT 规范为补偿留出了很宽的裕量，而 10GBaseT 没有。
10GBaseT 规范包括了一个针对最长为30m的6类4线UTP电缆上的短距离 PHY 接口的子集，作为一种进入较低功率工作模式的手段。Booth 说，规范的制定者当初撰写草案时，关心的事情是100m距离的多数器件功耗为 10W~ 12W，而这样的功耗水平限制了10GbE在交换机应用中的部署。在具有30m选项的距离较短的应用中，PHY层器件可以降至较低功率，这有助于消除许多噪声和许多消除电路。该规范允许把 6 类电缆用于最长达55m的距离，这是因为70%的数据中心的距离不超过 55m。但是，这个距离上的操作不会获得更低的功耗。
其它 PHY 芯片问题是：需要多个端口来降低每端口成本；包含多速端口用于向后兼容1Gbps甚至100Mbps以太网。利用可热插拔收发模块中的一个新的形状系数，就有可能实现一种在铜缆上连接10GbE的替代方法。SFP+模块的尺寸小于从前的SFP形状系数，并且功耗更低，由此能在线路卡上达到更大的模块密度，并提供更低的每端口成本。制造商还在开发直连SFP+双轴铜缆，用于 大约10m~15m的距离，对于数据中心内的连接足够用了。
10GbE 芯片
目前在铜缆上实现 10GbE 的多数芯片的工艺技术是 130nm或 90nm。Bolaria说，下一代可能会转到65nm，它是下一个成本最低的节点，这时的批量可能会增加。一些业内人士认为，将需要 45 nm 工艺来达到推动批量所需的更低功耗，并且他们正在努力集成该工艺节点的 10GBaseT 所需的一些模拟电路。以太网联盟的 Booth 说，但是在这类更小的几何结构中，大量的模拟电路可能是个问题。他表示：“一个替代办法也许是多芯片模块带有运行在某一工艺技术的模拟前端，还带有数字后端。”
“高批量”的定义可能有所变化。Bolaria 说，1000 万和 2000 万个端口属于巨量。2007 年，带有 10W PHY 接口的 10GbE 交换机端口的批量约为 64万，并包含 10 W PHY 层芯片。他说：“下一层次将低于 5 W，这将使制造商能发售数百万个端口。但是，要想达到 2000 万端口批量，PHY 芯片的功耗大概将需要低于 2 W。”随着每芯片端口的增加，芯片批量将会缩小一些。
Tehuti Networks 公司副总裁 Blaine Kohl 说，典型的第一代 10GbE 端点 NIC 的功率预算约为 25 W，但设计者通常希望它更接近 15 W。可以用 7 W PHY 芯片构建单端口 10GbE NIC，而在某些设计中还能更多地调整功率分配。制造商很可能将利用今年这代 10GBaseT PHY 芯片为端点构建单端口和双端口适配器。但是，交换机需要那些更接近 3 W 的 PHY 芯片。到2010年，3 W~4 W 10GBaseT PHY芯片将很可能上市。那时，借助 2 W~ 3W 控制器，人们也许能够在一个封装中集成控制芯片和 PHY 芯片。然后，交换机就能采用 10GBaseT PHY芯片，端点就能采用 10GBaseT 封装，而制造商就能批量发售 10GBaseT 设备。
在提供 10GbE 控制器和 10GBaseT PHY 芯片样品达一年半之后，Solarflare Communications 公司刚推出第二代 65 nm 零件。SFT9000 10GBaseT PHY 芯片功耗低于 6W，并具备速度最低为 100 Mbps 的多速自动协商。SFC4500 10GbE 控制芯片功耗为 2.2W，并具备虚拟化加速。Solarflare 公司营销副总裁 Bruce Tolley 表示，公司预计明年供应一种单片“主板LAN”器件，它将集成 10GBaseT-PHY和10GbE 控制芯片。