获最多256Mb样点。这有助于查看和分析更多的问题及潜在原因，从而缩短调试时间。
设计中更多地受限于针脚还是受限于资源?
使用嵌入式逻辑分析仪不要求任何额外的输出针脚，但必须使用内部FPGA资源，实现逻辑分析仪功能。使用外部逻辑分析仪要求使用额外的输出针脚，但使用内部FPGA资源的需求达到最小(或消除了这种需求)。表1汇总了每种方法的相对优势。
FPGAViewTM进行FPGA调试
FPGAView概述
外部逻辑分析仪方法有效利用FPGA的处理能力，并根据需要重新对设备配置，把感兴趣的内部信号路由到通常很少的针脚上。这是一种非常有用的方法，但它也有一定的局限性：
—— 用户每次需要查看一套不同的内部信号时，都必需改变设计(在RTL级或使用FPGA编辑器工具)，把希望的信号组路由到调试针脚上。这不仅耗费时间，而且如果要求重新汇编设计，那么还会改变设计的定时，可能会隐藏需要解决的问题。
—— 当更改FPGA内部测试信号时，在外部逻辑分析仪上的被测信号名称需要手工进行更新。
—— 一般来说，调试针脚数量很少，内部信号与调试针脚之间1:1的关系限制着设计查看能
力和洞察力。
为克服这些局限性，出现了一种新的FPGA调试方法，它不仅提供了外部逻辑分析仪方法的所有优势，还消除了主要局限性。FPGAView软件在与泰克TLA系列逻辑分析仪配套使用时，为调试FPGA和周边硬件电路提供了一个完整的解决方案(参见图2)。
这种组合可以：
—— 时间关联的查看FPGA内部活动和外部活动。
—— 迅速改变FPGA内部探点，而无需重新汇编设计。
—— 每个针脚监测多个内部信号。
—— 在TLA逻辑分析仪上自动更新切换的内部信号名称。
此外，FPGAView可以在一台设备中处理多个测试内核(适合监测不同的时钟域)，并可以在一个JTAG链上处理多台FPGA设备。
[图示内容：]
PC Board: PCB电路板
Test Mux: 测试复用器
Tektronix Logic Analyzer Probe: 泰克逻辑分析仪探头
USB Converter: USB转换器
FPGAView™ Software: FPGAView™软件
快速使用FPGAView
可以通过下面几个简单的步骤使用FPGAView：
第1步. 在设计中配置和插入相应的测试内核
第2步. 加载测试内核信息
第3步. 建立FPGA针脚与TLA逻辑分析仪通道的对应关系
第4步. 进行测量
下面几节详细介绍了每个步骤。
第1步. 插入内核
第一步是配置测试内核，把它插入到FPGA设计中。例如，在使用Altera或Xilinx器件时，可以使用FPGA开发工具提供的逻辑分析仪接口编辑器，创建最适合自己需求的测试核(参见图3)。
[图示内容：]
Specify number of debug pins: 指定调试针脚数量
Specify Number of Banks: 指定需要测试的组数
Specify Mode: 指定分析模式（定时或状态）
Specify Clock (if using State Mode): 指定时钟(如果使用状态模式)
Power-Up Mode: 通电模式
对大多数测试内核，可以指定下述参数：
Pin Count(针脚数量) ：表示希望专用于逻辑分析仪接口的针脚数量。
Bank Count(组数) ：表示希望映射到每个针脚上的内部信号数量。
Output/Capture Mode(输出/捕获模式)：选择希望执行的采集类型。可以选择Combination/Timing(组合逻辑/定时模式) 或Registered/State (寄存器/状态模式)。
Clock(时钟) ：如果用户选择了Registered/State(寄存器/状态)的捕获模式，这一选项允许选择测试内核的取样时钟。
Power-Up State(通电状态) ：这个参数允许指明指定用于逻辑分析仪接口的针脚的通电状态。
第2步. 把测试内核信息加载到FPGAView中
从FPGAView软件窗口中，可以与JTAG编程电缆建立连接(参见图4)，并且连接到TLA系列逻辑分析仪（TLA逻辑分析仪使用WINDOWS平台）或PC工作站上(参见图5)。
在使用ALTERA FPGA芯片时，按Open (打开)工具条按钮，调出一个文件浏览器，选择Quartus II LAI Editor软件以前生成的逻辑分析仪接口(.lai)文件。这样就加载了与LAI核心有关的所有信息，包括每一组的信号数量、组数和信号名称，另外如果设备中的LAI内核多于一个，那么还包括每个LAI内核的信息。
第3步.