FPGA制造商们主宰着通信和复杂的工业应用，并期望在较低端的汽车和消费设备领域赢得设计业务。如今的器件模糊了 CPLD 和 FPGA 之间的区别，而低成本设计工具包可帮助新用户处理复杂的系统。
要 点
可编程器件的目标是汽车和消费市场。
中档器件模糊了传统的 CPLD 和 FPGA 定义。
低成本开发工具包有望加快设计速度。
可利用性是复杂软件工具环境的关键。
在上世纪 70 年代，低密度和高功耗 TTL 封装充斥着每个数字设计者的原理图。但不久之后，Signetics 公司的硅芯片体系结构设计师 Ron Cline 开发了世界首枚 PLA（可编程逻辑阵列），这种器件可在与-或（AND-OR）门电路平面之间构建保险丝，由此把多种 TTL 功能做在单一芯片中。自那时起，可编程逻辑已演变到这样的程度：如今的 FPGA（现场可编程门阵列）可例行配备多达 1000 万个门从事复杂应用，特别是在通信基础设施领域。并且这个兴旺发展的市场没有减速迹象，市场调研公司 In-Stat 估计：2005 年规模为 18.95 亿美元的 FPGA 市场将在 2010 年猛增至
27.567 亿美元（参考文献 1）。而且，该公司相信：最大的用户群将依然是通信和工业领域，将从 2005 年的 73.8% 增长至 2010 年的 76.8%。
鉴于上述论点，许多设计者对可编程逻辑器件的看法——很难使用、很贵、很耗电——就不会让人感到意外了。但在较低端，硅芯片厂商正在共同努力在汽车和消费市场赢得设计业务。根据 EDN 最近的报道，部分推动力在于生产门电路数量较少、功耗在可能情况下最低的器件，以便促成在便携式电子设备和“待机状态”的汽车设备中的使用（参考文献 2）。但在可接近性、易用性、适应目标应用的未来扩展性以及成本方面，潜在用户需要具备什么条件才能开始利用低端可编程硅器件呢？
考虑到这些方面，EDN 汇集了一组低成本开发工具包，它们支持系统内可重新编程器件。当执行现场升级的能力能提供竞争优势时，这类器件是原型制造以及生产应用的自然选择。鉴于入门级器件的批量定价约为 1.50 美元，成本不再是使用可重新编程逻辑电路的障碍，并且评估工具包的价格仅为 49 美元。那么，花出去的钱换来了什么？对新手而言，它的使用有多容易？
30万门电路
Actel 公司的 ProASIC Plus 初学者工具包价格约为 285 美元，包含一块 134mm×125mm 评估板，它是置有该公司的 30 万个等效门电路的 APA300 FPGA，周围是可容纳所有器件引脚的大容量接线座。例如，各种跳线器可促成由 8 个用户 LED 组成的阵列，并且 5 个按钮开关提供了用户输入。一个高密度 26 引脚管座连接到附带的 FlashPro Lite 编程器，后者被一根并口电缆连接到主 PC。一个通用输入交流电线适配器提供 9V dc，它被一对 TPS776xx 稳压器调低到 2.5 V 和 3.3V 电平。该芯片的核心需要 2.5V，而跳线器为 I/O 块选择 2.5 V 或 3.3V。初学者工具包 CD 包含用户指南和诸如原理图、设计文件等资源，它们补充了印刷版《用户指南》(User's Guide & Tutorial)。另外两张 CD 含有 Libero IDE（集成设计环境）和 Logic Navigator 调试软件。这块评估板的 FPGA 被一个确认硬件操作的测试程序预先编程，这很有用。
与 ProASIC Plus 家族其它成员一样，APA300 被构建在“立即接通”的可编程闪存技术中，该技术无需外部配置存储器及它们的支持逻辑电路。该芯片的体系结构使用一种“海量拼接”构造，它被一些嵌入式双端口 SRAM 模块和数量依赖于封装的 I/O 引脚围绕。除了一个三输入异或(XOR) 门电路之外，可以把 APA300 的 8192 分片的每一片配置成三输入、单一输出逻辑功能（比如 D 型触发器），并把它和其它使用了芯片的布线资源的功能连接起来（图 1）。可用的布线选项是本地线、长线、超长线和全局线。其中的本地线是最快的，并允许分片的输出连接到九个分片阵列中的其它八个邻近分片的每路输入。长线资源在器件内部纵横排列，并能跨越一个、两个或四个分片。与此类似，超长线资源以网格模式覆盖器件以便适应高扇出网络，而全局线资源一般适合时钟和复位线路分配。其它鲜明特性包括每根 I/O 引脚上的可编程史密特触发器输入，以及两个时钟调节块，它们包含模拟锁相环、延时线路、正交移相器、时钟倍增器和分配器。时钟树网络是由到达各自区域内每个分片的脊和肋构建而成，它使 APA300 能高效分配多达 32 个时钟。
Libero 为新手和有