接多个逻辑元件实现快速算术。输出信号可以直接被输送到下一个逻辑元件，送到本地和全局布线系统，或经过可编程寄存器，然后连接布线资源。该设计容纳两种运算方式——正常算术和动态算术，Quartus 软件内部的编译器用它们来最佳地适应正常逻辑或算术运算。一个快速本地互连系统在同一 LAB 内的邻近逻辑元件之间输送信号，而“行列式”互连线路实现全局连接。
可以安装初学者工具包材料，从 Altera 的网站获取许可证，并检查网站上是否有较新的 Quartus II 万维网版本，然后再安装。在本例中，第 6 版 Service Pack 1 用 263MB 下载文件代替了 CD 上的第 5 版。您还可安装 Altera 的 PCI MegaCore IP 库的评估副本，如果您决定获得这项功能的许可证，它的价格是1995美元，这对于这种开发工具包的购买者而言是3000美元折扣。在安装这种系统软件时，务必选择 Talkback 特性，它能启动SignalTap 嵌入式逻辑分析仪、SignalProbe、FastFit 工具。还需注意的是，与本文涉及的所有其它板相同的是，无法在未配备本机并口的
较新型PC上安装并口编程硬件。任何产品都不能识别那些为打印机和加密卡提供既有支持的并行EPP/ECP（增强型并口/增强型功能端口）卡。在本例中，尽管驱动程序出现在XP Pro的设备管理程序(Device Manager)中，但它返回了一条“没有安装内核驱动程序”消息。在用配备传统 LPT1 和串口的 PC 代替之后，这些问题就解决了。
在台式机使用中，MAX II板从跳线器J8:1-2选择的USB连接获得电力。该板的EPM1270被预先编程，以便运行一个确认硬件正确工作的功能测试程序。您也可以利用 ByteBlaster工具重新对具有这种代码的这块板编程。另外三种演示设计位于初学者工具包的 examplesHWdemos子目录里。它们表明了EPM1270的加电时序特性、功耗，以及在运行另一组代码时在后台被编程的能力，这种功能可以实现无缝、动态地重新配置。例如，低功耗例程提供了一次添加 150 个触发器并改变其计时频率的能力，用 LCD 报告工作电流；系统内编程演示使您在主要代码组运行时能加载另一个例程。按下 S5 开关，中断内核电压电源，重新配置芯片以便运行您在后台加载的程序。
其它指导软件包括面向 USB 和 PCI 的参考设计，以及一个自动售货机实例。其中只有 USB 实例包含 Verilog HDL 源代码来引导那些熟悉这种输入方法的用户。直接帮助到此为止，这似乎让人难过。虽然 Quartus 的帮助菜单包括一份关于使用 IDE 的逐步指南和两份面向 Verilog 和 VHDL 用户的介绍手册，但这些材料是很糟糕的教育工具。例如，IDE指南步骤解说了各项流程，但没有提示为什么这些流程是必要的。在我花了两个多小时遵循一系列晦涩步骤以便到达编译阶段之后，我的第一次体验失败了，在 hvalues.v 文件中有一个严重的 Verilog 端口声明错误，我是直接从指南的说明中复制这个文件的。后来的两次尝试并不比第一次更成功。Altera 的网站披露了多种功能设计实例，有普通功能也有奇特功能，但似乎没有一份简单的入门指南。
天资、经验较强或时间较多的用户肯定会对 Quartus IDE 承诺的强大功能着迷，比如它的块符号输入、库基元，以及预建的、可按现状使用或定制的“兆功能”。甚至还有一个来自较早的 MAX-II 软件接口的 74 系列 TTL 功能库，对于坚定的离散逻辑迷也许有吸引力。但对于像我这样的新用户而言，初学者指南的缺乏使这种 IDE 变得不可理解。Quartus II 手册的介绍同样缺乏此类帮助，它超过了 260 页，而共有 5 册的 Quartus II 手册集则是多达 2160 页的大部头！
方便的混合式设计
Lattice Semiconductor公司的99美元Mach XO初学者评估板的尺寸仅为 85mm×72 mm，并且多数空间是用于管座和连接器。这种精简型硬件包含 LCMXO256C 器件（采用100 引脚 TQFP 封装）、33MHz 振荡器、各种开关和LED、用于JTAG连接的管座、至少 3个电源稳压器。这些部件为适当的内核版本把交流线适配器的5V dc向下转换到3.3V和1.2V，并且一个可调稳压器使用户能设置1.25 V ~ 3.3V 的I/O电平。开箱时，所有电平都被设在3.3V。印刷版用户指南描述了评估板的硬件，并列出了I/O连接。您还会获得一根ispDownload电缆连接PC主机的并口和板的10引脚 JTAG管座 ，以及一张描述编程器的宣传单。
不同寻常的是，箱子里没有任何软件。一张宣传单把