针对最大正常工作时间的TransFR I/O
在系统配置期间，大多数FPGA的I/O均为三态。这种缺少控制的状态通常迫使循环上电以便更新FPGA的配置。如同其他的Lattice FPGA，LatticeXP2器件具有TransFR I/O，在器件配置期间能冻结I/O的状态。这样现场更新的器件就有最小的中断和停机时间，系统设计者能够满足高系统正常运行时间和现场更新逻辑的双重要求。图8展示了TransFR I/O更新的4个步骤。因为新的配置可以在后台载入LatticeXP2的片上Flash，新的配置载入SRAM是很快的。锁定I/O，施加新的配置，再释放I/O的时间小于2毫秒。
图8 TransFR I/O更新的4个步骤
针对可靠性的双引导方案
存储的FPGA配置被更新时，存在着电源或者通信失败的风险，会导致不可靠的配置和系统停止工作。如果发生了这种情况，拜访技术员和纠正差错都是不小的开支。为了防止发生此类问题，LatticeXP2器件可以使用外部的SPI存储器来实现双引导方案。
如图9所示，上电时LatticeXP2试图从片上Flash载入SRAM配置位。如果在这个过程中检测到错误，于是FPGA从外部的SPI存储器读取备份或者重要的配置。用这种方法运行系统，能够可靠地进行更新而不管电源或者通信故障。
图9 高可靠现场更新的双引导方法
用于设计安全的128位加密
LatticeXP2器件能用可选的128位AES编程数据加密。器件收到加密数据时，用片上的解密引擎进行解密，解密引擎
是用户定义的用Flash存储器存储在片上的密钥。基本的操作如图10所示。这种运作模式使得在现场更新期间敏感的设计数据得到了保护。
图10 基本的操作
本文小结
设计者选择非易失器件的主要原因仍然未变，这些原因是小的尺寸、瞬时以及高可靠性。然而对非易失数据存储和全面的现场更新解决方案的新要求正在兴起。所有这些新要求都必须满足，而且，相对于传统的SRAM解决方案，非易失解决方案的额外费用是最小的。
如今有两种方法提供非易失FPGA：混合的和单片的。混合方法主要是解决小尺寸的要求。而真正的单片非易失方法满足了小尺寸、瞬时和高安全性的要求。
采用90纳米嵌入式Flash工艺，LatticeXP2 FPGA满足了选择非易失器件的主要和新兴的原因，同时还降低了成本。
表1 LatticeXP2 FPGA 系列
