或者有些芯片设计公司承接了小型的设计项目，在量产规模不足下也一样使用FPGA，或如政府、军方的特殊要求，不期望使用开放、标准性的芯片与电路，也会倾向使用FPGA。
不过如前所述的，在愈来愈多芯片无法用开设掩膜模式投产后，这些芯片一样要上市，就只好以FPGA模式来生产。所幸FPGA也受益于摩尔定律，在工艺技术不断提升下，晶体管愈来愈缩密化，原本相较ASIC逊色的电路密度过低、频率效能过低、电路成本过高等问题，在新一代FPGA上，早已拉近与ASIC间的表现差距。
正因如此，近年来FPGA不断抢食ASIC市场，迫使ASIC业者不得不推出策略因应，最显著的策略就是提出结构化ASIC(Structured ASIC)，或者也称为平台化ASIC(Platform ASIC)，结构化/平台化ASIC，期望通过减少重新开设的掩膜数、减少电路修改成本及时间，使芯片可以更早上市。
但结构化/平台化ASIC只是减少重开掩膜的张数，并
不能完全免除掩膜的使用，加上配套的设计工具(EDA)与已有数十年运用的ASIC、FPGA相比，明显不够完备，后势发展与市场接受度尚待时间考验。特别是LSI Logic(巨积科技)、NEC Electronics(恩益禧电子)等大厂纷纷退出后，结构化ASIC的推行气势就更为薄弱。
当然，FPGA因掩膜成本攀升以及摩尔定律而逐渐走俏，成本、效能等特性表现也逐渐改善，但依然有一点是FPGA持续低弱的，那就是功耗用电。就一般而言，要实现相同的功效电路，用FPGA手法实现的功耗用电是ASIC手法的15倍之高。
功耗用电依然是FPGA的罩门
FPGA虽积极使用最先进的工艺技术提升效能、降低成本，但工艺日益缩密的结果是：晶体管的漏电流(Leakage Current)愈来愈大，包括从源极(Source)到汲极(Drain)之间的电流漏往基极(Body)，也包括闸极(Gate)直接漏至基极。
关于此目前半导体业界也提出各种漏电防制之道，例如IBM提出硅绝缘(SOI)技术，可减少源极通往汲极间的漏电，或如Intel于2007年11月发表的高介电质金属闸极技术，则可减少闸极的漏电。
不过，FPGA本身因具备可程序化的天性，其逻辑闸电路用量必然高于ASIC，因此其功耗用电确实很难收敛，以致于到今天为止，凡是以电池运作的手持式应用都无法使用FPGA，至多是使用逻辑闸数目较少的CPLD。而根据研究调查机构iSuppli的推论：如果FPGA因功耗用电的改善而能用于手持式应用的话，则FPGA的市场将可能再增加30亿美元。也因为如此，现在FPGA业者都以减少FPGA用电为研发目标。
近年来的FPGA市场发展
了解FPGA的近年来发展后，最后也必须了解一下FPGA业者的发展趋势，事实上90年代后期FPGA市场就已经过一番激烈整合，许多业者不是退出PLD(可程序化逻辑装置)市场，就是出售其PLD业务部门，或将PLD业务部门分立成独立公司，或进行购并等。
时至今日，FPGA市场的主要业者仅剩数家，包括Altera、Xilinx(赛灵思，过去称为：智霖科技)、Actel、Atmel、Lattice、QuickLogic等，不过2007年11月QuickLogic也确定淡出FPGA市场，并转进发展CSSP(Customer Specific Standard Product)，甚至QuickLogic公司的总裁、主席、执行长(中国内地方面称为：首席执行官，或首席行政官)E. Thomas Hart就直言：Altera与Xilinx已经成为FPGA领域的「可口可乐」与「百事可乐」。言下之意就是，除此之外第三家FPGA业者，很难有窜头的机会。
话虽如此，但FPGA领域依然有新兴业者出现，例如Achronix Semiconductor、MathStar等。且除了单纯数字逻辑性质的可程序逻辑装置外，混讯、模拟性质的可程序逻辑装置也展露头角，例如Cypress Semiconductor的PSoC(Programmable System-on-Chip)即具有可组态性的混讯电路，或如Actel公司也提出可程序化的混讯芯片：Fusion，或者也有业者提出所谓的现场可程序化模拟数组(Field Programmable Analog Array；FPAA)等，相信这些都能为可程序化芯片带来更多的发展动能。
△图说：虽然今日的半导体工艺工艺仍然持续合乎摩尔定律(Moore’s Law)，但真正能以最新工艺量产的芯片已愈来愈少。图中为摩尔定律中「每18个月」与「每24个月」的趋势发展曲线比较。
△图说：IBM位在美国佛蒙特州(Vermont)伯灵顿市(Burlington)的掩膜技术中心(Mask Technology Center)，该中心专责研发、制造IBM公司的8英英寸、12英英寸晶圆用的掩膜，图中无尘室的工作人员正在审视掩膜。（www.IBM.com）