在2004年加入赛灵思公司之前，与大多数人的观点一样，我也认为FPGA“非常适用于原型设计，但对于批量DSP系统应用来说，成本太高，功耗太大。”,我原来一直认为，FPGA在成本和功效方面无法满足今天采用DSP系统架构完成的那些设计的预算要求。然而，没过多久，我源于“DSP视角”的看法就被大大地并且不可逆转地改变了。
今天针对DSP优化的高性能FPGA已经在DSP领域扮演着重要的角色。DSP领域的设计工程师逐渐发现他们所处的环境变化十分迅速，标准快速演化并且不断融合，上市周期越来越短，设计工作受到经济和技术上的约束增多，但设计一旦成功获得的回报也很巨大。
由于在性能和灵活性方面的完美组合，FPGA在DSP领域的应用越来越普遍（参看图1）。诸如通信、多媒体和国防行业等高增长的市场都非常需要高性能的DSP技术。这些市场的特点在于始终处于连续的变化之中，不断变化的标准、市场需求、客户需求以及竞争态势。要跟上市场变化，企业就需要一种强大且灵活的处理器---FPGA就是这种特别适合的技术。
图 1.DSP技术对比。摘自“FPGAs for DSP，第二版” © 2007 Berkeley Design Technology, Inc.浏览www.BDTI.com了解更多信息。
DSP市场研究机构Forward Concepts最近在题为“DSP战略”的报告中，该机构分析师Will Strauss预测：未来五年内，可重配置DSP（99%是FPGA）市场增长速度将超过DSP整体市场中的任何其它部分。Strauss还指出：FPGA经常被用来分流承担大量计算任务，帮助提高传统DSP芯片的能力。换句话来说，FPGA并非替代DSP。相反的是，功能和性能都不断增强的FPGA为DSP技术开拓了新市场。
将DSP性能提升到极限
推动DSP应用对FPGA需求的最重要因素之一就是传统处理器性能增长放缓。尽管在摩尔定律的推动下，处理器的制造工艺不断向更小节点发展，但仅仅简单地通过减小工艺节点来大幅提高DSP和GPP的性能变得越来越困难。
与此同时，由于通信系统将数据传输效率不断推向香农定理（参见图2））的上限，算法的复杂性以更快的速度提高。Turbo编码和MIMO系统等先进技术已经非常接受香农定律的理论极限，成本就是极高的计算复杂性。 这就导致了算法性能要求和处理器性能之间的差距越来越大。因此，设计人员必须寻找新的设计解决方案（如DSP），在固定结构处理器之外选择FPGA。
图 2.FPGA填补算法复杂性和固定架构处理器效率造成的性能差距
FPGA满足性能挑战
FPGA 的DSP性能领先的关键是其内在的并行机制，即利用并行架构实现DSP功能的功能。这一并行机制使得FPGA特别适用于完成像滤波这样的重复性DSP任务。因此，对于高度并行执行DSP任务来说，FPGA性能远超通用DSP处理器的串行执行架构。
例如，传统DSP处理器每个时钟周期最多可完成8个MAC操作。要执行一个256抽头的滤波器，传统DSP处理器需要在1 GHz时钟下执行 32个时钟周期，才能达到31.25 MSPS的采样处理性能。与此相对比，有512个并行XtremeDSP逻辑片的赛灵思Virtex-4 SX55在500 MHz时钟下可达到500 MSPS的性能。（参看图3）因此在时钟慢一倍的情况下，FPGA提供的性能高了一个量级还多。
图 3.并行实现的滤波器性能比传统DSP串行实现时的性能高了一个量级。
显然，实际应用不会仅仅涉及滤波，因此这一例子有点简单了。然而，独立的基准测试表明，即使在实际工作负载下，FPGA也有很大的性能优势。