为了提高较轻负载和较高开关频率的DC/DC转换效率，可以在MOSFET芯片上采用一个封装的形式集成一个肖特基二极管，以减少由降压式转换器电路的低端开关引起的功率损耗。此外，将两个元件集成在一个单片芯片中还有助于降低MOSFET的RDS(on)额定值并节省电路板空间。负载点(POL)、DC/DC转换和稳压模块已广泛应用于计算机和固定电信市场的功率管理应用，推动着能够提高效率的高性能MOSFET的需求不断增长。
实现这一目标的一种特别有益的方法是提高轻电流负载效率。这一点非常重要，因为大多数服务器和笔记本电脑在大多数时间都不是在最大负载条件下运行。这意味着CPU的需求通常很低，而耗用的电流要比系统能够处理的最大IOUT低得多。在服务器系统中，最大电流水平可能超过120A，但是在正常运行期间，电流可下降到20A～40A的。对于一台或两台服务器来说，这种低效能运行可能对用户的用电账单没有什么影响，但是如果把一家大型公司或者是一个服务器机房内的所有服务器都加在一起，影响就非常大了。随着能源成本的提升，可以利用更有效的MOSFET降低功耗，这比以往任何时候都引起人们更大的关注。
有助于提高效率的第二个机会是考虑频率在500kHz及以上的功率损耗。由于POL转换器的尺寸已经减小，而且随着超便携个人电脑(UMPC)更广泛的采用，增加开关频率将作为最大限度地减少电源转换电路尺寸的一种策略。但是，如果像MOSFET这样的DC/DC元件没有进行优化，在较高的频率下就可能出现效率水平的显著下降。专门用来处理250kHz典型母板频率的MOSFET可能不太适用于这类POL应用。因此，根据提高的频率降低整个负载范围的功耗已变得比以往任何时候都更加重要。
改善设备性能
将肖特基二极管与MOSFET集成在一起改善设备性能有两个主要优点。与MOSFET增加体二极管的方法相比，随着肖特基二极管的增加，第一个性能改善来自于总反向恢复电荷(QRR)的减少。当一个降压式转换器电路中的高端MOSFET导通时，反向恢复电流从输入源(VIN)流经高端MOSFET，然后流经低端MOSFET体二极管和集成的肖特基二极管。来自这个事件的低端MOSFET的功率损耗是由VIN×QRR×fS决定的。因此，QRR的减少与功耗的降低有关，该功耗与开关频率的增加成正比。
第二，肖特基二极管两端的正向压降(VF)要比MOSFET内的体二极管两端的压降低很多。集成了肖特基二极管的该器件的典型正向电压是0.44V，而标准MOSFET的正向电压为0.72V，这相当于下降了38%。在降压式转换器应用的MOSFET死区时间内(该时间间隔出现在MOSFET断开而主要部分电感电流通过肖特基而不是MOSFET的体二极管导通时)断开时，这将导致实际上更低的功耗(P=VI)。
体二极管和肖特基二极管之间电流分布分析
在低电流操作期间，肖特基二极管能够处理系统中的全部电感电流，从而防止MOSFET的体二极管导通。因此，由于使用体二极管而不会出现反向恢复损失，而肖特基的反向恢复电荷理论上为零，可以实现最小的损耗。在大电流操作期间，肖特基可以处理大部分电感电流，但是无法处理全部电感电流。它不能处理穿过MOSFET的体二极管的部分电流。这就是集成的器件的QRR额定值不是为零的原因。
图1和图2的两条曲线说明了发生在TJ=25℃时的一个例子。图1是标准沟道MOSFET体二极管的VF特性，3A条件下的VF为0.72V。图2是集成了肖特基的MOSFET是VF特性，3A条件下的VF为0.49V，它来自于肖特基的VF。这就是看到的在轻负载时的效率提高的原因。不过，一旦电流增加到10A，VF就变成了0.72V，它类似于正在导通的MOSFET体二极管。在10A条件下，通过肖特基的电流大约为7A，而通过体二极管的电流大约为3A。所以在重负载条件下，只要大部分电流通过肖特基二极管，效率水平就可以提高。
改善应用性能
来看看一个采用SI4642DY SkyFET的简单降压式转换器应用对效率的贡献。该器件是一个集成了用作低端开关的肖特基二极管的30V MOSFET。其VIN为19V，VOUT为1.3V，它类似于标准笔记本电脑的电源拓扑结构，是一种用来评估低端开关性能的标准高端MOSFET。在这个评估中，使用了一个高端MOSFET和两个低端MOSFET。两个器件上加了4.5V的栅极驱动电压。与行业标准沟道MOSFET相比，集成的器件在轻负载条件下的效率超过了前者。这种改善可以将开关频率从300kHz增加到550kHz。在300kHz条件下，轻负载的改善大约为2%，而在550kHz条件下约为4%。两个MOSFET的RDS(on)额定值类似。