-
数字钟VerilogHDL代码
- 引自EDN博客:levension//*********************************************************************//数字钟Verilog.... 作者：levension
- http://article.ednchina.com/Other/20070730124515.htm 2007-07-30
-
【分享】基于CPLD的 数字钟设计（VHDL语言）
- 引自EDN博客:colinzhang利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短.... 作者：colinzhang
- http://article.ednchina.com/Other/20071223095224.htm 2007-12-23
Total , Page /
2008 Reed Business Information .
Privacy Policy 京ICP许可证：041565号